[实用新型]半导体结构和相关芯片和电子装置

说明书

本实用新型公开了一种半导体结构和相关芯片和电子装置。半导体结构包含半导体基板及宏单元。该宏单元设置于该半导体基板上，该宏单元包含时钟输入端、第一D型正反器、第二D型正反器及第一线路连接单元。该时钟输入端接收时钟信号。该第一D型正反器及该第二D型正反器的该时钟信号端耦接于该时钟输入端。该第一线路连接单元具有耦接于该第一D型正反器的数据输出端的第一端，耦接于该第二D型正反器的数据输入端的第二端，耦接于第一外部数据输出端的第三端，及耦接于第一外部数据输入端的第四端。

技术领域

本实用新型是有关于一种半导体结构，特别是一种可依据需求作为多位触发器或同步器的半导体结构。

背景技术

随着芯片系统中的电路日益复杂，在电路设计的阶段，除了电路本身能够执行所需的功能之外，也需要考虑到在实际操作时，是否能够满足电路功耗及信号时序等条件。举例来说，为了减少整体芯片的动态功耗，就可能会加入共享时钟树的多位触发器(multi-bit flip-flop)来降低动态功耗。或者，若芯片系统中包含了在不同时钟频率下工作的电路，就可能会使用同步器(synchronizer)来减少数据出现亚稳态的情况，从而确保跨时钟域的电路之间能够同步地传输数据。

然而，设计者在电路设计的阶段可能无法完全预知实际操作的情况，因此常会在模拟或验证后，才调整设计并对应地设置同步器或多位触发器，又或是在事先就设置额外的同步器或多位触发器作为备用。由于同步器与多位触发器的功能不同，也无法共享，因此在设计上较无弹性，导致设计时间拉长，也可能增加所需的电路面积。

实用新型内容

本实用新型的目的之一在于公开一种能够依据需求作为多位触发器或同步器的的半导体结构和相关芯片和电子装置，来解决上述问题。

本实用新型的一实施例提供一种半导体结构。半导体结构包含半导体基板(substrate)及宏单元(macro cell)。宏单元设置于该半导体基板上，并可包含时钟输入端、第一D型正反器(D flip flop)、第二D型正反器及第一线路连接单元。该时钟输入端用以接收时钟信号。该第一D型正反器具有时钟信号端、数据输入端及数据输出端，该第一D型正反器的该时钟信号端耦接于该时钟输入端。该第二D型正反器具有时钟信号端、数据输入端及数据输出端，该第二D型正反器的该时钟信号端耦接于该时钟输入端。该第一线路连接单元具有第一端耦接于该第一D型正反器的该数据输出端，第二端耦接于该第二D型正反器的该数据输入端，第三端耦接于第一外部数据输出端，及第四端耦接于第一外部数据输入端。

本实用新型的另一实施例提供一种芯片，该芯片包含前述的半导体结构。

本实用新型的另一实施例提供一种电子装置，该电子装置包含前述的芯片。

本实用新型的半导体结构和相关芯片和电子装置可以共享D型正反器来实作同步器或多位触发器以提升设计、制造流程及/或硬件使用的弹性与效率。

附图说明

图1是本实用新型一实施例的半导体结构的示意图。

图2是使用图1的宏单元作为多位触发器的半导体结构的示意图。

图3是使用图1的宏单元作为同步器的半导体结构的示意图。

图4是本实用新型一实施例的半导体结构的示意图。

具体实施方式

以下公开内容提供用于实施本实用新型的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本实用新型。当然，此等仅为实例且不旨在限制。举例而言，在下列描述中，第一构件形成于第二构件上方或第一构件形成于第二构件之上，可包含该第一构件及该第二构件直接接触的实施例，且也可包含额外构件形成在该第一构件与该第二构件之间的实施例，使得该第一构件及该第二构件可不直接接触的实施例。另外，本实用新型可在各种实例中重复组件符号及/或字母。此重复出于简化及清楚的目的，且本身不代表所论述的各项实施例及/或组态之间的关系。