[实用新型]半导体结构

说明书

本申请提供一种半导体结构，所述半导体结构包括：衬底，所述衬底上包括第一外延层，且部分所述第一外延层上包括第二外延层；深阱保护柱，分立的自所述第一外延层的表面向所述第一外延层中延伸并在宽度方向延伸至所述第二外延层的下方，且所述深阱保护柱和所述衬底之间的第一外延层的厚度为6μm～12μm；阱接触层，与所述深阱保护柱的掺杂类型相同，并自所述深阱保护柱的表面向所述深阱保护柱中延伸且侧壁和底部被所述深阱保护柱围绕；金属层，位于所述阱接触层的表面以及所述第二外延层的侧壁和表面。本申请的半导体结构能够降低器件的表面电场、增大正向电流，并提高器件的可靠性。

技术领域

本申请涉及半导体器件领域，尤其涉及一种半导体结构。

背景技术

在高压器件中，碳化硅二极管因其具有较好的电气性能，被广泛进行研究。碳化硅二极管包括肖特基势垒二极管(SBD)和结势垒肖特基二极管(JBS)，其中肖特基势垒二极管存在着因肖特基势垒降低效应引起的反向漏电流较大的问题，且随着反向偏压的增大，肖特基势垒降低的越严重。而结势垒肖特基二极管能够改善肖特基势垒降低效应且还不影响器件的正向性能。

但是，目前的结势垒肖特基二极管的电性能还存在着许多缺陷，如表面电场较高、正向电流较小等。

实用新型内容

本申请要解决的技术问题是提供一种半导体结构，能够降低器件的表面电场、增大正向电流，并提高器件的可靠性。

为解决上述技术问题，本申请提供了一种半导体结构，包括：衬底，所述衬底上包括第一外延层，且部分所述第一外延层上包括第二外延层；深阱保护柱，分立的自所述第一外延层的表面向所述第一外延层中延伸并在宽度方向延伸至所述第二外延层的下方，且所述深阱保护柱和所述衬底之间的第一外延层的厚度为6μm～12μm；阱接触层，与所述深阱保护柱的掺杂类型相同，并自所述深阱保护柱的表面向所述深阱保护柱中延伸且侧壁和底部被所述深阱保护柱围绕；金属层，位于所述阱接触层的表面以及所述第二外延层的侧壁和表面。

在本申请实施例中，所述半导体结构还包括与所述深阱保护柱的掺杂类型不同的电流扩散层，且所述电流扩散层自相邻所述深阱保护柱之间的第一外延层表面向所述第一外延层中延伸。

在本申请实施例中，所述电流扩散层的厚度为0.4μm～4μm，宽度为2μm～6μm，且掺杂浓度为6×10¹⁵/cm³～6×10¹⁶/cm³。

在本申请实施例中，所述深阱保护柱的掺杂浓度为6×10¹⁶/cm³～5×10¹⁷/cm³，所述阱接触层的掺杂浓度为1×10¹⁸/cm³～1×10²⁰/cm³。

在本申请实施例中，所述阱接触层的侧壁上的深阱保护柱的厚度不超过0.2μm，所述深阱保护柱的深度为0.4μm～4μm。

在本申请实施例中，所述金属层还延伸至所述阱接触层中，且位于所述阱接触层中的金属层的厚度为0.1μm～0.3μm。

在本申请实施例中，所述第一外延层的厚度为6.4μm～16μm，所述第二外延层的厚度为0.5μm～2μm，且所述第一外延层和所述第二外延层的掺杂浓度为6×10¹⁵/cm³～1.4×10¹⁶/cm³。

与现有技术相比，本申请技术方案的半导体结构具有如下有益效果：

通过在衬底上形成第一外延层和第二外延层，并在第一外延层中形成阱接触层，同时通过较深的深阱保护柱环绕阱接触层的侧壁和底部，避免了因形成阱接触层时造成的晶格损坏导致的漏电现象，深阱保护柱还可以将电场分推到较深及晶格损坏较少的地方，从而提高器件的可靠性和电性。