[发明专利]三维存储器装置中的页缓冲器电路

权利要求书

1.一种存储器装置的页缓冲器电路，包括：

第一位线段感测分支，连接到位线的第一位线段；以及

第二位线段感测分支，连接到位线的第二位线段；

其中，所述第一位线段感测分支和所述第二位线段感测分支并联连接到所述页缓冲器电路的感测节点。

2.根据权利要求1所述的页缓冲器电路，其中：

所述第一位线段感测分支包括第一感测锁存器和第一位线预充电路径；并且

所述第二位线段感测分支包括第二感测锁存器和第二位线预充电路径。

3.根据权利要求1所述的页缓冲器电路，其中：

所述第一位线段感测分支通过第一开关连接到所述感测节点；并且

所述第二位线段感测分支通过第二开关连接到所述感测节点。

4.根据权利要求1所述的页缓冲器电路，其中，所述第一位线段与所述第二位线段沿着位线方向对准。

5.根据权利要求1所述的页缓冲器电路，其中，所述第一位线段和所述第二位线段分开与相同的存储器单元串连接。

6.根据权利要求5所述的页缓冲器电路，其中，所述存储器装置是三维NAND存储器装置，且所述存储器单元串是垂直存储器单元堆叠串。

7.根据权利要求1所述的页缓冲器电路，还包括低电压锁存器和高速缓存锁存器。

8.根据权利要求7所述的页缓冲器电路，其中，所述第一位线段感测分支和所述第二位线段感测分支共同连接到所述低电压锁存器和所述高速缓存锁存器。

9.根据权利要求1所述的页缓冲器电路，还包括：

第三位线段感测分支，连接到所述位线的第三位线段；

其中，所述第一位线段感测分支、所述第二位线段感测分支和所述第三位线段感测分支并联连接到所述页缓冲器电路的所述感测节点。

10.根据权利要求9所述的页缓冲器电路，其中，所述第三位线段感测分支包括第三感测锁存器和第三位线预充电路径。

11.根据权利要求9所述的页缓冲器电路，其中，所述第三位线段感测分支通过第三开关连接到所述感测节点。

12.根据权利要求9所述的页缓冲器电路，其中，所述第一位线段、所述第二位线段和所述第三位线段沿着位线方向彼此对准。

13.根据权利要求9所述的页缓冲器电路，其中，所述第一位线段、所述第二位线段和所述第三位线段分开与相同的存储器单元串连接。

14.根据权利要求7所述的页缓冲器电路，其中，所述第一位线段感测分支、所述第二位线段感测分支和所述第三位线段感测分支共同连接到低电压锁存器和高速缓存锁存器。

15.一种存储器装置，包括：

多条位线，沿着位线方向平行延伸，每条位线包括至少两条位线段；以及

多个页缓冲器，每个页缓冲器对应于所述多条位线中的一条；

其中，每条位线的所述至少两条位线段共同连接到相同的对应页缓冲器。

16.根据权利要求15所述的存储器装置，其中，每个页缓冲器包括：

第一位线段感测分支，连接到第一位线段；以及

第二位线段感测分支，连接到第二位线段；

其中，所述第一位线段感测分支和所述第二位线段感测分支并联连接到所述页缓冲器电路的感测节点。