[发明专利]用于集成半导体晶片装置的安装方法以及安装装置

说明书

一种安装方法，其用于集成半导体晶片装置，特别是作为制造中间产品的集成半导体组件结构，其包含：具有由壁(3)形成的至少一个凹部(2)的玻璃基材(1)；将要被布置在该凹部(2)中的一个或多个半导体晶片，特别是半导体组件(9)；以及至少一个弹簧元件(19)，其接合至该凹部(2)中并且构造在该玻璃基材(1)上，用于维持该半导体晶片(9)在该凹部(2)中的定位和/或定向，该方法具有下列方法步骤：设置该玻璃基材(1)，其具有接合到将要被定位的该半导体晶片(9)的轮廓空间(K)中的松弛弹簧元件(19)；设置弹簧操纵器基材(22)，其具有适合至少一个弹簧元件(19)和/或将要被定位的该半导体晶片(9)的该轮廓空间(K)的操纵元件(25)；使该玻璃基材(1)相对于该弹簧操纵器基材(22)移位，以使它的操纵元件(25)进入该凹部(2)，使该弹簧元件(19)预张紧且偏转至该半导体晶片(9)的该轮廓空间(K)之外；将该半导体晶片(9)放置在该凹部(2)中，以及使该玻璃基材(1)相对于该弹簧操纵器基材(22)向后移位，以使它的操纵元件(25)移出该半导体晶片(9)的该轮廓空间(K)，释放该弹簧元件(19)，从而该至少一个弹簧元件(19)作用于该半导体晶片(9)以维持其在该凹部(2)中的定位和/或定向。

本申请要求德国专利申请DE 10 2020 200 817.5的优先权，其内容通过引用并入本文。

技术领域

本发明涉及一种安装方法，其用于集成半导体晶片装置，特别是作为制造中间产品的集成半导体组件结构，以及涉及一种用于执行该安装方法的安装装置。

背景技术

以下信息旨在澄清本发明的背景。由于不断改善各种电子组件的集成密度，半导体工业经历了快速的增长。在大多数情况下，集成密度的改善是不断减少最小特征尺寸的结果，从而更多组件可集成到特定区域中。

近年来，由于小型化、更高速度和更大带宽以及更低功耗的需求不断增加，对于用于也被称为管芯的未封装半导体晶片的更小和更富有创意的封装技术的需要增加。

在不断集成的过程中，对数量越来越多的先前在电路板上作为单个的半导体晶片并排安装的组件进行组合，以形成“较大的”半导体晶片。在这种情况下，因为能够通过制造工艺的持续优化而减小绝对尺寸，所以“较大的”意指管芯上的电路的数量。

在层叠的半导体装置中，为了形成功能装置，至少部分地在独立的基材上制造诸如逻辑、存储器、处理器电路之类的有源电路，然后使其彼此物理和电气接合。这样的接合工艺应用需要改进的高度复杂的技术。

例如，诸如CPU和高速缓存器之类的两个互补组件在半导体晶片上的组合可以使用术语“管芯上的”来改写：CPU具有“管芯上的”高速缓存器，也就是说正好在同一半导体晶片上，这极大地加快了数据的交换。组装和连接技术涉及将半导体晶片封装和集成到电路环境中的进一步处理。

许多集成电路通常在单个半导体晶片上制造，并且通过沿着切割线锯开该集成电路，使晶片上的各个半导体晶片成为单体。各个半导体晶片通常例如以多半导体晶片模块或其他类型的封装(Packaging)的形式进行独立密封。

晶片级封装(WLP)结构被用作电子产品的半导体组件的封装结构。电气输入/输出(I/O)接触的数量增加以及高功率集成电路(IC)的需求增加已经导致对允许中心距离较大的电气I/O接触的扇出WLP结构的开发。

在这种情况下，使用包含一个或多个电气重分布层(RDL)的电气重分配结构。各个RDL可以被设计为结构化的金属化层且用作电气互连件，其被设计为使嵌入在密封部中的电子组件连接至半导体组件封装的外部端子和/或布置在半导体组件封装的底面的半导体晶片的一个或多个电极。

DE 10 2007 022 959 A1公开了一种使半导体晶片嵌入浇铸料(castingcompound)的半导体封装。重分布层设置有用于半导体晶片封装的表面安装的焊球。穿过半导体封装的穿通接触部设置有在半导体封装的表面上的焊料，第二半导体封装通过它能够层叠于第一半导体封装上。