[发明专利]3D DRAM结构和制造方法

说明书

描述了并入桥接的字线的存储器装置。所述存储器装置包括：多个有源区域，所述多个有源区域沿着第一方向、第二方向、和第三方向隔开。多个导电层被布置为使得至少一个导电层沿着所述第三方向与所述有源区域的每一者的至少一侧相邻。导电桥接器沿着所述第二方向延伸以将所述导电层的每一者连接到一个或更多个相邻的导电层。一些实施方式包括集成的蚀刻终止层。也描述了形成堆叠的存储器装置的方法。

技术领域

本公开内容的实施方式涉及电子装置和电子装置制造领域。更详细而言，本公开内容的实施方式提供了具有桥接的字线和/或蚀刻终止层的动态随机存取存储器。

背景技术

诸如个人计算机、工作站、计算机服务器、主机(mainframe)、和诸如打印机、扫描仪、及硬盘驱动器之类的其他计算机相关的设备之类的电子装置使用存储器装置，这些存储器装置提供强大的数据储存能力，同时又降低了功耗。存在两种主要类型(动态和静态)的随机存取存储单元，其非常适合用在电子装置中。动态随机存取存储器(DRAM)可以被编程为储存表示两个二进制值之一的电压，但是需要周期性的重新编程或“刷新”以维持此电压超过很短的时间。静态随机存取存储器(SRAM)之所以如此命名，是因为它们不需要周期性的刷新。

DRAM存储器电路是通过在单个半导体晶片上复制数百万个相同的电路元件(称为DRAM单元)来制造的。每个DRAM均是可寻址的位置，其可以储存一个位(二进制数字)的数据。最常见形式的DRAM单元由两个电路部件组成：场效应晶体管(FET)和电容器。

DRAM单元的制造包括制造晶体管、电容器、和三个触点：位线、字线、和参考电压各一个触点。DRAM制造是高度竞争的行业。存在减少个别单元的尺寸和增加存储器单元密度的持续压力，以允许将更多存储器压缩到单个存储器芯片上，特别是对于大于256兆位的密度而言。对单元尺寸减少的限制包括有源(active)字线和无源(passiVe)字线都通过单元、单元电容器的尺寸、以及阵列装置与非阵列装置的兼容性。

在3D存储器装置中，应连接单元胞(unit cell)层的字线。然而，不应连接单元胞的有源层。此外，需要在选择性移除工序干扰期间没有变化效应的情况下控制电容器的长度。电容器的长度比单元晶体管的栅极长度还长。由于移除速率可变，因此较长的选择性移除长度会引起较大的长度变化。因此，在本领域中需要存储器装置和形成存储器装置的方法，其包括连接的字线、单独的有源区域、或蚀刻控制中的一者或更多者。

发明内容

本公开内容的一个或更多个实施方式涉及存储器装置，所述存储器装置包括：多个有源区域，沿着第一方向、第二方向、和第三方向隔开。多个导电层被布置为使得至少一个导电层沿着所述第三方向与所述有源的每一者的至少一侧相邻。导电桥接器(conductive bridge)沿着所述第二方向延伸且将每个导电层连接到一个或更多个相邻的导电层。

本公开内容的附加实施方式涉及存储器装置，所述存储器装置包括：多对有源区域，沿着第一方向、第二方向、和第三方向隔开。多条位线在所述第一方向上隔开的一对有源区域之间沿着所述第三方向延伸。多个导电层被布置为使得至少一个导电层与所述有源区域的每一者的至少一侧相邻。所述至少一侧相对于所述有源区域沿着所述第三方向定位。导电桥接器沿着所述第二方向延伸且将每个导电层连接到一个或更多个相邻的导电层。