[发明专利]NOC宽松写入顺序方案

权利要求书

1.一种集成电路，包括：

第一硬件实体；

第二硬件实体；

片上网络(NoC)，提供所述第一硬件实体与所述第二硬件实体之间的连接性，所述NoC包括：

入口逻辑块，耦合到所述第一硬件实体；以及

出口逻辑块，耦合到所述第二硬件实体，其中所述入口逻辑块包括写入跟踪器，所述写入跟踪器被配置为：

从所述第一硬件实体接收用以向所述第二硬件实体写入数据的第一请求；以及

确定所述第一请求是宽松有序请求还是严格有序请求中的一者，其中所述宽松有序请求能够与后续接收到的响应并行执行，而所述严格有序请求不能与具有与所述第一请求不同的目的地的后续接收到的响应并行执行。

2.根据权利要求1所述的集成电路，其中所述写入跟踪器被配置为：

确定所述第一请求没有被在所述入口逻辑块处接收到的先前请求阻塞，其中所述先前请求是宽松有序请求。

3.根据权利要求2所述的集成电路，其中所述写入跟踪器被配置为：

在确定所述第一请求没有被阻塞时，将第二条目添加到与所述第一请求相对应的链表的尾部，其中所述链表包括与所述先前请求相对应的第一条目。

4.根据权利要求2所述的集成电路，其中所述写入跟踪器被配置为：

将所述第一请求传输到所述第二硬件实体，而不等待来自所述先前请求的目的地的响应。

5.根据权利要求1所述的集成电路，其中所述写入跟踪器被配置为：

确定所述第一请求被在所述入口逻辑块处接收到的先前请求阻塞，其中所述先前请求是严格有序请求。

6.根据权利要求5所述的集成电路，其中所述写入跟踪器被配置为：

在确定所述第一请求被阻塞时，添加与所述第一请求相对应的临时条目；

接收来自所述先前请求的目的地的响应；以及

将所述第一请求解除阻塞并且将与所述第一请求相对应的条目添加到链表。

7.根据权利要求1所述的集成电路，其中所述严格有序请求能够与具有与所述第一请求相同的目的地的后续接收到的响应并行执行。

8.根据权利要求1所述的集成电路，其中所述写入跟踪器被配置为：

在所述出口逻辑块接收到所述第一请求之后，从所述出口逻辑块接收响应；以及

确定与所述第一请求相对应的条目是否在链表的头部，其中所述链表跟踪正在由所述写入跟踪器处理的未决写入请求。

9.根据权利要求8所述的集成电路，其中所述写入跟踪器被配置为：

在确定与所述第一请求相对应的条目不在所述链表的所述头部时，等待直到所述链表中所表示的所有先前响应已被报告出；以及

在确定所述第一请求在所述链表的所述头部之后，向所述第一硬件实体报告所述第一请求完成，以便与高级可扩展接口(AXI)响应顺序兼容。

10.一种方法，包括：

从第一硬件实体接收用以向第二硬件实体写入数据的第一请求，其中所述第一硬件实体和所述第二硬件实体通过NoC通信地耦合；以及

在所述NoC中的入口逻辑块处确定所述第一请求是宽松有序请求还是严格有序请求中的一者，其中所述宽松有序请求能够与后续接收到的响应并行执行，而所述严格有序请求不能与具有与所述第一请求不同的目的地的后续接收到的响应并行执行。

11.根据权利要求10所述的方法，还包括：

确定所述第一请求没有被在所述入口逻辑块处接收到的先前请求阻塞，其中所述先前请求是宽松有序请求。

12.根据权利要求10所述的方法，还包括：

基于在先前接收到的宽松有序请求和当前接收到的严格有序请求之间执行阻塞的block_en位，确定所述第一请求被在所述入口逻辑块处接收到的先前请求阻塞，其中所述先前请求是宽松有序请求。