[发明专利]NOC宽松写入顺序方案

说明书

本文的实施例描述了包括支持严格排序请求和宽松排序请求的NoC的SoC。也就是说，一些应用程序可能需要严格排序，其中从相同入口逻辑传输到不同出口逻辑块的请求是顺序执行的。然而，其它应用程序可能不需要严格排序，诸如对存储器的交错写入。在这些应用程序中，如果相同的入口逻辑块能够向不同的出口逻辑块并行传输多个请求，则能够使用宽松排序。例如，入口逻辑块可以接收被指示为宽松有序请求的第一请求。在将请求传输到出口逻辑块之后，入口逻辑块可以接收第二请求。入口逻辑块能够向不同的出口逻辑块传输第二请求，而无需等待对第一请求的响应。

技术领域

本公开的示例总体上涉及使用片上网络(NoC)执行严格有序请求和宽松有序请求。

背景技术

片上系统(SoC)(例如，现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)或专用集成电路(ASIC))可以包含称为片上网络(NoC)的分组网络结构，以在SoC中的逻辑块(例如，可编程逻辑块、处理器、存储器等)之间路由数据分组。

NoC可以包括入口逻辑块(例如，主逻辑块)，该入口逻辑块执行对出口逻辑块(例如，从逻辑块)的读取或写入请求。入口逻辑块可接收多个请求。如果需要严格排序，则入口逻辑块可能必须等待，直到从第一出口逻辑块接收到对第一请求的响应，然后才能将第二请求传输到不同的出口逻辑块。也就是说，严格排序要求对不同出口逻辑块的响应顺序发生。由此，在入口逻辑块在发出另一个读取或写入请求之前等待来自每个出口逻辑块的响应的情况下，这可能会导致很大的延迟。

发明内容

描述了定义宽松顺序请求的技术。一个示例是集成电路，其包括第一硬件实体、第二硬件实体和提供第一硬件实体与第二硬件实体之间的连接性的片上网络(NoC)。NoC包括耦合到第一硬件实体的入口逻辑块和耦合到第二硬件实体的出口逻辑块，其中入口逻辑块包括写入跟踪器，该写入跟踪器被配置为从第一硬件实体接收用以将数据写入第二硬件实体的第一请求，并且确定第一请求是宽松有序请求还是严格有序请求中的一者，其中所述宽松有序请求能够与后续接收到的响应并行执行，而严格有序请求不能与具有不同于第一请求的目的地的后续接收到的响应并行执行。

本文所描述的一个示例是一种方法，该方法包括从第一硬件实体接收用以将数据写入第二硬件实体的第一请求，其中第一硬件实体和第二硬件实体通过NoC通信地耦合，并且在NoC中的入口逻辑块处确定第一请求是宽松有序请求还是严格有序请求中的一者，其中宽松有序请求能够与后续接收到的响应并行执行，而严格有序请求不能与具有与第一请求不同的的目的地的后续接收到的响应并行执行。

附图说明

为了可以详细理解上述特征的方式，可参考示例实施方式来进行上文简要概述的更具体的描述，其中一些示例实施方式在附图中示出。然而，应注意，附图仅示出了典型的示例实施方式，因此不应被认为是对其范围的限制。

图1是根据示例的含有可编程NoC的SoC的框图。

图2示出了根据示例的含有可编程NoC的SoC的示例性布局。

图3是根据示例的用于使用链表服务写入请求的流程图。

图4是根据示例的用于从链表中移除写入请求的流程图。

图5A-5P示出了根据示例在接收和完成写入请求时链表的状态。

为了便于理解，在可能的情况下，使用了相同的附图标记来表示附图所共有的相同元件。可设想，一个示例的元件可以有益地结合到其它示例中。

具体实施方式