[发明专利]基于GIS的空间晶圆图生成方法、利用其的晶圆测试结果提供方法

说明书

本发明公开了晶圆图生成方法。更详细地，本发明涉及通过应用GIS(Geographic Information System，地理信息系统)技术来生成在半导体领域中用于制造芯片的晶圆图的生成方法、利用其的晶圆测试结果提供方法以及系统。根据本发明的实施例，利用GIS技术以图体现半导体晶圆，利用在GIS中使用的坐标系生成大小与实际半导体晶圆相同的图，通过反映构成晶圆的各种组件的实际大小并进行分层，从而具有可生成使各元素空间信息化的晶圆图的效果。

技术领域

本发明涉及晶圆图生成方法，尤其涉及通过应用GIS(Geographic InformationSystem，地理信息系统)技术来生成在半导体领域中用于制造芯片的晶圆图的生成方法、利用其的晶圆测试结果提供方法以及系统。

背景技术

众所周知，半导体晶圆作为制造中央处理器(CPU)、存储器、发光二极管(LED)等的材料，其包括多个组件，作为这种组件有单元(Cell)、簇(Mat)、组(Bank)及芯片(Chip)等。

但是，目前为止，尚没有使构成晶圆的各组件之间的相关关系可视化的方法，因此，出现了为组件实现晶圆图的必要性。

尤其，随着半导体技术的进步，除了开发器件设计技术及单位工艺技术的开发，工艺管理的重要性日益凸显。为了提高半导体生产的收率，通过工艺技术的革新使不良最小化的作业成为不可或缺的要素。因此，需要开发优化的工艺技术而且需要如下的一系列过程：检测生产工艺中散布在晶圆上的各种缺陷，并对其进行分析来用作用于设置制造设备的最佳工艺的资料。

并且，在晶圆制造工艺上，按照工艺进行芯片单位测试、单元单位测试，按照生成各芯片的步骤、封装(Packaging)所生成的芯片的步骤、使其模块化的步骤等各步骤进行测试。在对于通过这种测试来确定是否使用更准确的芯片的单元单位测试的需求增加的情况下，需要通过使各种测试结果可视化来识别不良(Fail)，并通过掌握其原因来提高晶圆收率的各种分析方法。

作为与本申请相关的现有技术文献，有韩国授权专利公报第10-0288907号(公开日：2001年06月01日)。

发明内容

技术问题

本发明为了解决前述的问题而提出，本发明的目的在于，提供一种制定能够定义构成半导体晶圆的各种组件的相关关系的方案，并能够分析关于晶圆制造工艺的测试结果的方法及系统。

并且，本发明的另一目的在于，提供如下的方法及系统：由应用坐标系的分层实现构成晶圆的单元、簇、组、芯片及晶圆，并生成利用基于矢量(Vector)的空间资料的晶圆图，由主题图分层生成按照半导体生产工艺进行的各种测试结果，从而可应用通过重叠(Overlap)的图案分析、相关关系分析等GIS分析技术。

技术方案

为了解决前述的问题，本发明实施例的基于GIS的空间晶圆图生成方法可包括：步骤(a)，生成与实际半导体晶圆的横向大小及纵向大小对应的圆形层；步骤(b)，在上述圆形层上生成边缘(edge)区域；步骤(c)，在上述圆形层的中心点上，参照一个芯片的大小生成一个中心芯片(chip)；步骤(d)，利用上述芯片的大小及芯片之间的间隔，以上述中心芯片为基准，到上述边缘区域为止，依次重复生成大小与上述中心芯片相同的芯片；步骤(e)，当所生成的芯片到达至边缘区域时，生成包括上述圆形层上的所有芯片的芯片层；以及步骤(f)，生成针对包括在一个芯片的多个组件的各个层，从而生成动态晶圆图。

在上述步骤(b)与步骤(c)之间，还可包括步骤(b1)，在设置有上述边缘区域的圆形层上生成平坦区(flat zone)。

上述多个组件可以是，包括在一个芯片的多个组(Bank)、将一个组分为多个的簇(Mat)以及包括在一个簇的多个单元(Cell)。