[发明专利]存储器子系统中的编程验证期间的字线缺陷检测

说明书

一种存储器装置包含：存储器阵列，其包括多个字线；以及选择性地耦合到所述多个字线的调节器电路，其中所述调节器电路经配置以执行检测例程以对来自所述多个字线中的所选择字线的负载电流进行取样并生成测得输出电压，其中所述测得输出电压相对于所述负载电流进行调制。所述存储器装置进一步包含：耦合到所述调节器电路的比较器电路，其中所述比较器电路经配置以基于所述测得输出电压与参考电压之间的差而生成比较结果；以及耦合到所述比较器电路的本地媒体控制器，其中所述本地媒体控制器经配置以响应于所述比较结果满足阈值条件而标识所述所选择字线上的缺陷的存在。

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及存储器子系统中的编程验证期间的缺陷检测。

背景技术

存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以在存储器装置处存储数据并且从存储器装置检索数据。

附图说明

根据下文给出的具体实施方式和本公开的各个实施例的附图，将更充分地理解本公开。

图1示出了根据本公开的一些实施例的包含存储器子系统的示例计算系统。

图2是示出根据本公开的一些实施例的包含缺陷检测器组件的存储器装置的框图。

图3是示出根据本公开的一些实施例的具有每平面缺陷检测器组件的多平面存储器装置的框图。

图4是根据本公开的一些实施例的用于编程操作期间进行缺陷检测的存储器装置的操作的时序图。

图5是示出根据本公开的一些实施例的用于存储器装置中的缺陷检测的调节器电路的电路图。

图6A-6C是示出根据本公开的一些实施例的用于存储器装置中的缺陷检测的比较器电路的电路图。

图7是根据本公开的一些实施例的存储器子系统中的编程验证期间的缺陷检测的示例方法的流程图。

图8是本公开的实施例可在其中操作的示例计算机系统的框图。

具体实施方式

本公开的各方面涉及存储器子系统中的编程验证期间的缺陷检测。存储器子系统可以为存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供将要存储在存储器子系统处的数据并且可请求将要从存储器子系统检索的数据。

存储器子系统可包含高密度非易失性存储器装置，其中当没有电力供应到存储器装置时需要保留数据。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个存储器裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由物理块集合组成。每一块由页集合组成。每一页由存储器单元(“单元”)的集合组成。单元为存储信息的电子电路。取决于单元类型，单元可以存储二进制信息的一或多个位，并且具有与正存储的位数相关的各种逻辑状态。逻辑状态可以表示为二进制值，例如“0”和“1”，或此类值的组合。