[发明专利]配线结构、其制造方法和成像装置

权利要求书

1.一种配线结构，包括：

多条配线，每条配线在第一方向上延伸并且在与所述第一方向正交的第二方向上并排设置；以及

第一绝缘膜，覆盖所述多条配线并且具有存在于夹在在所述第二方向上彼此相邻的所述多条配线之间的间隙区域中的间隙，

所述间隙具有

由仅包括一条曲线的轮廓线限定的截面形状，或

由包括在两个或多个连接部处连接的一条或多条曲线和一条或多条直线并且在所述连接部处在所述曲线之间、在所述直线之间或在所述曲线与所述直线之间具有90°或更大夹角的轮廓线限定的截面形状。

2.根据权利要求1所述的配线结构，其中，所述曲线具有(W/20)或更大的曲率半径，其中，W是相邻两条配线之间的间隔。

3.根据权利要求1所述的配线结构，其中，所述第一绝缘膜具有相对介电常数(k)为3.0以下的低介电常数材料。

4.根据权利要求1所述的配线结构，进一步包括：第二绝缘膜，设置在所述多条配线与所述第一绝缘膜之间，

所述第二绝缘膜包括氧化硅(SiO_x)、氮化硅(SiN_x)或SiC_xN_y。

5.一种成像装置，包括：

第一基板，包括设置有传感器像素的第一半导体基板，所述传感器像素被配置为通过光电转换产生电荷；以及

第二基板，包括第二半导体基板和多层配线层并堆叠在所述第一基板上，所述第二半导体基板设置有被配置为基于所述电荷输出像素信号的读出电路，并且所述多层配线层堆叠在所述第二半导体基板上，

所述多层配线层包括：

多条配线，每条配线在第一方向上延伸并且在与所述第一方向正交的第二方向上并排设置，以及

第一绝缘膜，覆盖所述多条配线并且具有存在于夹在在所述第二方向上彼此相邻的所述多条配线之间的间隙区域中的间隙，

所述间隙具有

由仅包括一条曲线的轮廓线限定的截面形状，或

由包括在两个或多个连接部处连接的一条或多条曲线和一条或多条直线并且在所述连接部处在所述曲线之间、在所述直线之间或在所述曲线与所述直线之间具有90°或更大夹角的轮廓线限定的截面形状。

6.根据权利要求5所述的成像装置，在第二基板的与所述第一基板相对的一侧上进一步包括第三基板，所述第三基板包括第三半导体基板，所述第三半导体基板包括处理像素信号的逻辑电路和保持所述像素信号的存储器电路中的至少一个。

7.一种配线结构，包括：

多条配线，每条配线在第一方向上延伸并且在与所述第一方向正交的第二方向上并排设置；

第一绝缘膜，覆盖所述多条配线并且具有存在于夹在在所述第二方向上彼此相邻的所述多条配线之间的间隙区域中的间隙；

第二绝缘膜，设置在所述多条配线与所述第一绝缘膜之间；以及

第三绝缘膜，设置在所述多条配线与所述第二绝缘膜之间并且具有开口边缘，所述开口边缘在与所述第一方向和所述第二方向正交的厚度方向上在与包括所述间隙区域的区域对应的位置处形成开口，

所述开口边缘具有相对于所述厚度方向倾斜的端面，以随着在所述厚度方向上距配线的距离增加而扩展所述开口。

8.根据权利要求7所述的配线结构，其中，所述开口边缘位于所述厚度方向上与所述多条配线中的第一配线对应的位置处。

9.根据权利要求7所述的配线结构，其中，所述开口边缘的所述端面包括倾斜表面，所述倾斜表面与形成在配线中的阶梯差异部的表面连续。