[发明专利]磁传感器及其制造方法

说明书

本发明的磁传感器以将产品间的偏差收敛于一定的范围内的方式，基于集磁体的表面性，控制产生于元件形成面和集磁体之间的间隙的大小。具备以元件形成面(20a)相对于基板(2)垂直的方式搭载的传感器芯片(20)和以表面(31)与基板(2)相对且表面(32)与元件形成面(20a)相对的方式搭载的集磁体(30)。集磁体(30)中，表面(32)的算术平均波度Wa为0.1μm以下。这样，如果与元件形成面(20a)相对的集磁体(30)的表面(32)的算术平均波度Wa被平坦化为0.1μm以下，则能够大幅降低元件形成面(20a)和集磁体(30)的间隙引起的检测灵敏度的降低，并且可以大幅抑制产品间的检测灵敏度的偏差。

技术领域

本发明涉及磁传感器及其制造方法，特别是涉及由搭载于基板表面的传感器芯片及集磁体构成的磁传感器及其制造方法。

背景技术

磁传感器被广泛用于电流表及磁编码器等。以提高检测灵敏度为目的，有时在磁传感器中设置用于将磁通集中于传感器芯片的集磁体。例如，在专利文献1中公开有一种磁传感器，其具备以元件形成面相对于基板成垂直的方式搭载于基板的传感器芯片、和以端部与元件形成面相对的方式搭载于基板的集磁体。

专利文献1所记载的磁传感器因为以元件形成面相对于基板成垂直的方式，将传感器芯片进行90°放倒并搭载于基板，所以具有如下优点，即使在使用了长度长的集磁体的情况下，也能够将集磁体稳定地保持于基板上。

现有技术文献

专利文献

专利文献1：日本特开2017-090192号公报

发明内容

发明所要解决的问题

但是，当集磁体的加工精度低时，传感器芯片的元件形成面和集磁体无法完全紧贴，有时在两者间产生微小的间隙。因为该间隙对磁场的检测灵敏度造成较大的影响，所以期望尽可能小，且期望控制间隙的大小，以使产品间的偏差收敛于一定的范围内。

在此，为了以尽可能缩小传感器芯片的元件形成面和集磁体的间隙，并且将产品间的偏差收敛于一定的范围内的方式，控制间隙的大小，可举出如下方法，通过对集磁体的表面进行研削或研磨，提高各面的平坦性，并且使两个面构成的角度更接近90°。

但是，目前，集磁体的表面性与产生于元件形成面和集磁体之间的间隙的关系不明，因此，难以抑制产品间的偏差。

因此，本发明的目的在于，提供能够以将产品间的偏差收敛于一定的范围内的方式，基于集磁体的表面性，控制产生于元件形成面和集磁体之间的间隙的大小的磁传感器及其制造方法。

用于解决问题的技术方案

本发明提供一种磁传感器，其特征在于，具备：基板；传感器芯片，其具有形成有磁敏元件的元件形成面，以元件形成面相对于基板的表面垂直的方式搭载于基板的表面；集磁体，其以第一表面与基板的表面相对，且第二表面与传感器芯片的元件形成面相对的方式，搭载于基板的表面，第二表面的算术平均波度Wa为0.1μm以下。

根据本发明，因为与元件形成面相对的集磁体的第二表面的算术平均波度Wa被平坦化为0.1μm以下，所以能够大幅降低元件形成面和集磁体的间隙引起的检测灵敏度的降低，并且可以大幅抑制产品间的检测灵敏度的偏差。

在本发明中，也可以是，就集磁体而言，第一及第二表面的平坦性高于其它的至少一个表面的平坦性。据此，集磁体的其它的至少一个表面因为平坦性未被改善，所以不会产生用于加工该表面的不必要的制造成本。由此，可以抑制制造成本的增大。

在本发明中，也可以是，集磁体具有第三表面，传感器芯片和集磁体经由涂布于传感器芯片和集磁体的第三表面的粘接剂相互固定，第一及第二表面的平坦性高于第三表面的平坦性。据此，不会产生用于加工第三表面的不必要的制造成本。而且，第三表面因为平坦性低，所以可以充分确保粘接剂的粘接强度。