[发明专利]用于选择性蚀刻硅-锗材料的组合物及其用途和方法

说明书

本发明涉及一种用于在包含硅的层存在下选择性蚀刻包含硅锗合金(SiGe)的层的组合物，所述组合物包含：(a)5至15重量％的氧化剂；(b)5至20重量％的包含氟离子源的蚀刻剂；(c)0.001至3重量％的式S1(S1)的第一选择性增强剂和(d)水，其中R^S1选自X^S‑OH和Y^S‑(CO)‑OH；R^S2选自(i)R^S1、(ii)H、(iii)C₁至C₁₀烷基、(iv)C₁至C₁₀烯基、(v)C₁至C₁₀炔基和(vi)‑X^S‑(O‑C₂H₃R^S6)_m‑OR^S6；R^S6选自H和C₁至C₆烷基；X^S选自直链或支链C₁至C₁₀烷二基、直链或支链C₂至C₁₀烯二基、直链或支链C₂至C₁₀炔二基和‑X^S1‑(O‑C₂H₃R⁶)_m‑；Y^S1选自化学键和X；X^S2是C₁至C₆烷二基；m是1至10的整数。

本发明涉及一种用于选择性蚀刻微电子器件衬底表面的硅-锗材料而非蚀刻同一表面处的含硅材料的组合物、其用途和方法。

发明背景

制备某些微电子器件，例如集成电路的步骤可包括从含有SiGe以及硅(Si)的表面选择性除去硅-锗(SiGe)材料。根据某些示例性制造步骤，SiGe可用作也含有硅的结构中的牺牲层。基于这样的制造步骤，可以制备先进的器件结构，如硅纳米线和悬空硅(SiliconOn Nothing(SON))结构。这些工艺中的步骤包括外延沉积Si和SiGe交替层的结构，然后图案化，最后选择性横向蚀刻以除去SiGe层并生成三维硅结构。

在制备用于集成电路的场效应晶体管(FET)的某些特定方法中，将Si和SiGe材料作为层沉积到衬底上，即作为Si和SiGe的“外延堆栈(epitaxial stack)”。随后使用标准技术，例如使用标准光刻生成的掩模对这些层进行图案化。接着，定向各向同性蚀刻可能有助于横向蚀刻掉牺牲SiGe材料，留下硅纳米线或片状结构。

为了实现半导体结构内的更小结构，电子工业正在寻找选择性除去SiGe层而非无定形或结晶硅的解决方案。这是实现界限分明的纳米线或纳米片结构所必需的。

EP 3 447 791 A1公开了一种用于从微电子器件上相对于多晶硅选择性除去硅-锗的蚀刻溶液，其包含水、氧化剂、水混溶性有机溶剂、氟离子源和任选表面活性剂。实施例5公开了包含H₂O₂、NH₄F、丁基二乙二醇、柠檬酸和485的组合物，485是具有30的环氧乙烷含量(摩尔)并有助于抑制多晶Si蚀刻速率的聚乙氧基化二烷基乙炔化合物。

但是，现有技术的解决方案无法满足所有要求，因为它们具有以下缺陷的至少一个：

(a)太低的SiGe/Si选择性，以致无法在不侵蚀Si层的情况下除去SiGe层；

(b)太低的SiGe蚀刻速率，以致需要长时间才能完全除去SiGe层。

因此本发明的一个目的是提高SiGe/Si选择性而不过多降低对SiGe的蚀刻速率。

发明概述

现在已经发现，低量炔属羟基化合物及其衍生物的使用显著地和选择性地改进SiGe/Si选择性，因为与SiGe层的蚀刻相比，极大地降低含硅层，特别是Si层的蚀刻速率。