[发明专利]用于等离子体蚀刻晶片切单工艺的遮蔽环套件

说明书

描述了遮蔽环套件和切割半导体晶片的方法。在示例中，蚀刻设备包括腔室、以及在腔室内或耦接至腔室的等离子体源。静电卡盘在腔室内，所述静电卡盘包括用于支撑基板载体的导电基座，所述基板载体尺寸设计成支撑具有第一直径的晶片。遮蔽环组件在等离子体源与静电卡盘之间，所述遮蔽环组件尺寸设计成处理具有第二直径的晶片，第二直径小于第一直径。

相关申请的交叉引用

本申请要求于2020年10月6日提交的美国非临时申请第17/064,470号的优先权，所述美国非临时申请的全部内容通过引用并入本文。

技术领域

本公开的实施例涉及半导体处理领域，并且具体地涉及切割半导体晶片的设备和方法，每个晶片上具有多个集成电路。

背景技术

在半导体晶片处理中，集成电路形成在由硅或其他半导体材料组成的晶片(也称为基板)上。大体上，各种材料的(半导电的、导电的或绝缘的)层用于形成集成电路。使用各种已知工艺来掺杂、沉积和蚀刻这些材料以形成集成电路。每个晶片经处理以形成大量包含集成电路的独立区域，这些独立区域被称为晶粒。

在集成电路形成工艺之后，“切割”晶片以将独立晶粒彼此分隔，以进行封装或以未封装形式在更大电路中使用。用于晶片切割的两种主要技术为划线和锯割。在划线情况下，沿预形成划刻线在整个晶片上移动金刚石尖端划线器。这些划刻线沿晶粒之间的空间延伸。这些空间通常被称为“道”。金刚石划线器沿道在晶片表面形成浅划痕。在施加压力时，诸如用辊施加压力，晶片沿划刻线分开。晶片的断裂遵循晶片基板的晶格结构。划线可用于厚度约10密耳(千分之一英寸)或更小的晶片。对于更厚的晶片，目前较佳切割方法为锯割。

在锯割情况下，以高每分钟转速旋转的金刚石尖端锯子接触晶片表面并沿道锯割晶片。晶片安装在诸如跨膜框架伸展的粘合剂膜之类的支撑构件上，并且将对垂直道和水平道两者重复应用锯子。划线与锯割都有的一个问题是沿晶粒的切断边缘可能形成切屑和凹痕。此外，裂纹可能形成并从晶粒边缘传播到基板中，并使集成电路无法工作。在划线情况下，切屑和裂缝尤其成问题，因为正方形或矩形晶粒只有一侧可以在结晶结构的110方向上进行划线。因此，晶粒另一侧的开裂导致锯齿状的分割线。由于切屑和裂缝，在晶片上的晶粒之间需要额外间距以防止对集成电路的损坏，例如，将切屑和裂纹保持在距实际集成电路一定距离处。作为间距要求的结果，在标准尺寸的晶片上不能形成如此多的晶粒，原本可用于电路系统的晶片空间被浪费了。锯子的使用加剧了半导体晶片上空间的浪费。锯刃的厚度为约15至60微米。因此，为了确保锯子造成的切口周围的开裂和其他损坏不会损害集成电路，通常必须将每个晶粒的电路系统分隔60至300到500微米。此外，在切割之后，每个晶粒需要大量清洁以移除锯割工艺导致的颗粒和其他污染物。

也可使用等离子体切割，但仍可能具有局限性。例如，妨碍等离子体切割的实施的一个限制可能是成本。用于图案化抗蚀剂的标准平版印刷操作可能使得实施成本过高。另一个可能妨碍等离子体切割实施的限制是，在沿道切割时对常见金属(例如，铜)进行等离子体蚀刻会产生生产问题或产量限制。

发明内容

本公开的实施例包括用于切割半导体晶片的方法和设备。

在实施例中，蚀刻设备包括腔室、以及在腔室内或耦接至腔室的等离子体源。静电卡盘在腔室内，所述静电卡盘包括用于支撑基板载体的导电基座，所述基板载体尺寸设计成支撑具有第一直径的晶片。遮蔽环组件在等离子体源与静电卡盘之间，所述遮蔽环组件尺寸设计成处理具有第二直径的晶片，第二直径小于第一直径。