[发明专利]半导体电路

权利要求书

1.一种半导体电路，包括

非易失性的锁存电路，所述非易失性的锁存电路存储k位数据和针对所述k位数据的m位纠错数据。

2.根据权利要求1所述的半导体电路，其中

所述非易失性的锁存电路包括k个主锁存电路、k个第一非易失性的从锁存电路、以及m个第二非易失性的从锁存电路，

所述k个主锁存电路和所述k个第一非易失性的从锁存电路构成k个触发器电路，

所述k个第一非易失性的从锁存电路存储所述k位数据，以及

所述m个第二非易失性的从锁存电路存储所述m位纠错数据。

3.根据权利要求2所述的半导体电路，还包括

在所述k个主锁存电路和所述k个第一非易失性的从锁存电路之间的ECC编码器，所述ECC编码器生成所述m位纠错数据，其中

所述m个第二非易失性的从锁存电路存储由所述ECC编码器生成的所述m位纠错数据。

4.根据权利要求3所述的半导体电路，还包括

ECC解码器，所述ECC解码器通过使用要从所述m个第二非易失性的从锁存电路输出的所述m位纠错数据来对要从所述k个第一非易失性的从锁存电路输出的所述k位数据执行解码。

5.根据权利要求1所述的半导体电路，其中

所述非易失性的锁存电路包括k个第一主锁存电路、k个第一非易失性的从锁存电路、m个第二主锁存电路、以及m个第二非易失性的从锁存电路，

所述k个第一主锁存电路和所述k个第一非易失性的从锁存电路构成k个第一触发器电路，

所述m个第二主锁存电路和所述m个第二非易失性的从锁存电路构成m个第二触发器电路，

所述k个第一非易失性的从锁存电路存储所述k位数据，以及

所述m个第二非易失性的从锁存电路存储所述m位纠错数据。

6.根据权利要求5所述的半导体电路，还包括

ECC编码器，所述ECC编码器生成所述m位纠错数据，其中

所述m个第二非易失性的从锁存电路存储由所述ECC编码器生成的所述m位纠错数据。

7.根据权利要求6所述的半导体电路，还包括

ECC解码器，所述ECC解码器通过使用要从所述m个第二非易失性的从锁存电路输出的所述m位纠错数据来对要从所述k个第一非易失性的从锁存电路输出的所述k位数据执行解码。

8.根据权利要求2所述的半导体电路，还包括

ECC编码器，所述ECC编码器与所述k个第一非易失性的从锁存电路一起并联耦合到所述k个主锁存电路，并且生成所述m位纠错数据，其中

所述m个第二非易失性的从锁存电路存储由所述ECC编码器生成的所述m位纠错数据。

9.根据权利要求8所述的半导体电路，还包括

ECC解码器，所述ECC解码器通过使用要从所述m个第二非易失性的从锁存电路输出的所述m位纠错数据来对要从所述k个第一非易失性的从锁存电路输出的所述k位数据执行解码。

10.根据权利要求9所述的半导体电路，其中所述k个主锁存电路各自包括选择器，所述选择器向所述k个主锁存电路反馈通过由所述ECC解码器执行的解码而生成的k位解码数据或所述k位数据中的任一个。

11.根据权利要求9所述的半导体电路，还包括

选择器，所述选择器将通过由所述ECC解码器执行的解码而生成的k位解码数据或者从所述k个主锁存电路输出的所述k位数据中的任一个输入到所述k个第一非易失性的从锁存电路。

12.根据权利要求2所述的半导体电路，其中第一非易失性的从锁存电路中的每一个和第二非易失性的从锁存电路中的每一个各自包括保持1位数据的非易失性的存储器。