[发明专利]垂直场效应晶体管顶部源极-漏极的缠绕接触体

说明书

一种半导体结构及其制造方法，包括：半导体结构中的第一凹陷区域，第一凹陷区域限定具有第一正锥形轮廓的第一开口，作为第一正锥形轮廓的至少一部分，以第一锥角在朝向半导体结构的顶部源极/漏极区的方向上加宽第一开口；以及第一开口内的顶部源极/漏极接触体，顶部源极/漏极接触体围绕顶部源极/漏极区的表面。该半导体结构还包括保护衬垫，其位于顶部源极/漏极区的底部部分、与顶部源极/漏极区相邻的顶部间隔体和两个连续的顶部源极/漏极区之间的电介质材料之间的界面处，保护衬垫在接触体图案化期间保护顶部源极/漏极区。

背景技术

本发明一般涉及半导体器件领域，尤其涉及一种在垂直场效应晶体管(VFET)中形成围绕顶部源极/漏极区的源极/漏极接触体的方法。

VFET已作为将互补金属氧化物半导体(CMOS)按比例缩放到5纳米(nm)节点及以上的潜在装置选择而被推行。与平面CMOS器件相反，VFET与从衬底向上延伸的垂直鳍或纳米线垂直地取向。鳍或纳米线形成晶体管的沟道区。源极区和漏极区定位为与沟道区的顶端和底端电接触，而栅极设置在鳍或纳米线侧壁中的一个或多个上。因此，在VFET中，源极和漏极区之间的电流方向垂直于衬底的主表面。

在当前的VFET集成方案中，执行顶部源极/漏极接触体(CA)过蚀刻以实现期望的接触体尺寸并确保良好的接触体着陆。然而，在该工艺期间，外延区域之间的介电材料的过蚀刻可能发生，导致CA到栅极短路。

发明内容

根据一实施例，一种形成半导体结构的方法包括：在半导体结构中形成第一凹陷区域，第一凹陷区域限定具有第一正锥形轮廓的第一开口，作为第一正锥形轮廓的至少一部分，在朝向半导体结构的顶部源极/漏极区的方向上以第一锥角加宽第一开口；以及在第一开口内形成顶部源极/漏极接触体，顶部源极/漏极接触体围绕顶部源极/漏极区的表面。

根据另一实施例，一种形成半导体结构的方法包括形成与从位于衬底上方的底部源极/漏极区垂直延伸的沟道鳍的顶表面接触的顶部源极/漏极区，顶部间隔体将顶部源极/漏极区与位于沟道鳍周围的高k金属栅极堆叠体分离，沟道鳍和顶部间隔体与直接位于底部源极/漏极区上方的相邻第一层间电介质层接触，使第一层间电介质层凹陷以暴露顶部源极/漏极区的顶部部分和与顶部源极/漏极区相邻的顶部间隔体的顶部部分，选择性地去除顶部间隔体的暴露的顶部部分以暴露顶部源极/漏极区的底部部分，以及在顶部源极/漏极区上方共形地沉积保护衬垫并且使其与顶部源极/漏极区直接接触。

根据又一实施例，半导体结构包括：具有第一正锥形轮廓的第一区域，第一正锥形轮廓包括在朝向半导体结构的顶部源极/漏极区的方向上变宽的第一锥角；以及第一区域内的顶部源极/漏极接触体，顶部源极/漏极接触体围绕顶部源极/漏极区的表面。

附图说明

结合附图，将最好地理解以下详细描述，其通过示例给出并且不旨在将本发明仅限于此，在附图中：

图1A是根据本发明的实施例的在半导体制造工艺期间的中间步骤的半导体结构的截面图；

图1B是沿Y平面截取的半导体结构的侧视图；

图2A是根据本发明的实施例的在形成顶部源极/漏极区之后的半导体结构的截面图；

图2B是沿Y平面截取的半导体结构的侧视图；

图3A是根据本发明的实施例的在使第一层间电介质层凹陷之后的半导体结构的截面图；

图3B是沿Y平面截取的半导体结构的侧视图；

图4A是根据本发明的实施例的半导体结构的截面图，其描绘了选择性地去除顶部间隔体的暴露部分；

图4B是沿Y平面截取的半导体结构的侧视图；

图5A是根据本发明的实施例的在沉积保护衬垫之后的半导体结构的截面图；

图5B是沿Y平面截取的半导体结构的侧视图；