[发明专利]一种屏蔽栅MOSFET器件及其制作方法

说明书

本申请公开了一种屏蔽栅MOSFET器件及其制作方法，属于半导体器件及制造领域。该方法包括：提供衬底并在表面形成硬质掩膜层，对衬底和硬质掩膜层进行刻蚀形成第一深沟槽，并在硬质掩膜层底部和第一深沟槽内淀积阻挡层，刻蚀阻挡层至硬质掩膜层表面，其中，第一深沟槽底部刻蚀形成有第二深沟槽，刻蚀该第二深沟槽并淀积形成屏蔽栅厚介质层，去除阻挡层和硬质掩膜层，并在第一深沟槽内壁形成栅介质层，进一步在各个沟槽内以及衬底顶部淀积多晶硅，并一步刻蚀同时形成有栅多晶硅和屏蔽栅多晶硅，最后注入阱以及填充背面和正面金属；本工艺可以在不增加光刻板的情况下减少多晶硅淀积次数，此外新结构可以减小两层多晶硅间交叠电容，降低输入电容。

技术领域

本申请涉及半导体器件及制造领域，具体涉及一种屏蔽栅MOSFET器件及其制作方法。

背景技术

随着电子消费产品需求的增长，MOSFET的需求越来越大，例如驱动件、电子通讯设备、功率器件等等应用方面。MOSFET器件通过栅极电压控制漏极电流，具有驱动功率小、驱动电流小、输入阻抗高、开关速度快和热稳定性好等特性，被广泛应用。

在相关技术中，关于MOSFET器件的设计和制作方法一直在持续的改进，随着市场竞争的激烈程度增加，对成本控制的要求也越来越高，如何在不降低器件性能的情况下，降低制造成本也是目前重要的研究方向。

对于控制制造成本，其主要的一个方向即与光刻次数相关，多晶硅淀积使用到光刻板实现，且在相关技术中，多晶硅淀积次数多次，则需要增加光刻板的使用次数。

发明内容

本申请提供了一种屏蔽栅MOSFET器件及其制作方法，可以解决相关技术中光刻次数较多带来的成本问题。

一方面，本申请实施例提供了一种屏蔽栅MOSFET器件的制作方法，该制作方法包括：

提供所述衬底，在所述衬底的上表面形成硬质掩膜层；

对所述硬质掩膜层和所述衬底进行刻蚀形成第一深沟槽；

在所述硬质掩膜层顶部、所述第一深沟槽内淀积阻挡层；

刻蚀所述阻挡层至硬质掩模层表面，且继续在所述第一深沟槽底部刻蚀形成有第二深沟槽，此时，在第一深沟槽侧壁形成所述阻挡层材质的侧墙保护；

刻蚀所述第二深沟槽并淀积形成屏蔽栅厚介质层；

去除所述阻挡层以及所述硬质掩膜层，并在所述第一深沟槽内壁形成栅介质层；

在各个沟槽内及所述衬底顶部淀积多晶硅，并一步刻蚀同时形成有栅多晶硅和屏蔽栅多晶硅，其中，所述栅多晶硅形成于所述屏蔽栅厚介质层上方，所述屏蔽栅多晶硅形成于所述第二深沟槽内；

执行离子注入工艺在所述栅介质层两侧形成阱，并在所述阱上方形成源极；

在所述源极和所述第二深沟槽上方沉积接触孔介质层；

刻蚀所述接触孔介质层，在所述阱、所述栅多晶硅和所述屏蔽栅多晶硅上方形成接触孔；

在所述衬底的背面形成背面金属，并在所述接触孔中填充正面金属。

另一方面，提供了一种屏蔽栅MOSFET器件，该器件至少包括：

设有第一深沟槽S1的衬底1；形成于第二深沟槽S2中的屏蔽栅多晶硅10；所述屏蔽栅多晶硅10侧壁及底部设有紧贴所述第二深沟槽S2内壁的屏蔽栅厚介质层2；覆盖于所述屏蔽栅多晶硅10顶部与所述屏蔽栅厚介质层2顶部的接触孔介质层7；

形成于所述屏蔽栅厚介质层2上方的栅多晶硅4；所述栅多晶硅4侧壁设有栅介质层3；形成于所述栅介质层3两侧的阱5；所述阱5的上方设有源极6；形成于所述衬底1背面的背面金属8；填充于所述阱5、所述栅多晶硅4和所述屏蔽栅多晶硅10上方接触孔内的正面金属9。