[发明专利]本机振荡器缓冲器

说明书

一种本机振荡器缓冲器电路(404)包括互补共源级(406)，所述互补共源级包括第一p沟道晶体管(MCSP)和第一n沟道晶体管(MCSN)，所述第一p沟道晶体管和所述第一n沟道晶体管被布置成使得它们的相应栅极端子在第一输入节点(407)处连接在一起，并且它们的相应漏极端子中的每一个在缓冲器输出节点(409)处连接在一起。互补源极跟随器级(408)包括第二p沟道晶体管(MSFP)和第二n沟道晶体管(MSFN)，所述第二p沟道晶体管和所述第二n沟道晶体管被布置成使得它们的相应栅极端子在第二输入节点(411)处连接在一起，并且它们的相应源极端子在缓冲器输出节点(409)处连接在一起。

技术领域

本发明涉及具有高共模抑制能力的本机振荡器(LO)缓冲器，具体地但非排他地涉及适用于高性能无线电收发器内的LO链中的LO缓冲器。

背景技术

通常，差分LO生成和分配链被用在高性能无线电收发器中以便为LO信号提供更好的平衡。通常，这导致无线电接收器(RX)和/或发射器(TX)混频器LO端口中的较小相位误差。此外，使用差分电路系统用于LO生成通常减少了来自电源的扰动和干扰到期望LO信号的耦合。典型的LO分配链的一个组件是“LO缓冲器”，其用于增强(即放大)来自频率合成器(SX)的输入信号，并将得到的增强信号提供给分频器(或一组分频器)的输入。通常需要此LO缓冲器，因为一般而言，从SX到RX/TX LO输入接收到的LO信号可能由于RFIC上的SX与RX/TX块之间的长LO分配线而在幅度上被削弱。使得成为问题的长度根据实施方式而变化，但是可以是例如大约1-2mm。

LO缓冲器用于放大接收到的LO信号，并且一般被要求确保分频器的正确操作以及还将LO缓冲器之后的块的相位噪声贡献降低到总LO生成噪声预算。长LO线还可以收集非期望的扰动，并且经由电感或电容耦合向接收LO缓冲器输入引入杂散。

除了以低相位噪声放大想要的差分LO输入信号之外，期望LO缓冲器衰减缓冲器输入处的任何非期望的共模内容并减少在前置LO线和SX块中生成的任何可能的相位误差，以便改善差分LO信号的平衡。

发明内容

从第一方面看，本发明提供一种本机振荡器缓冲器电路，其包括：

互补共源级，所述互补共源级包括第一p沟道晶体管和第一n沟道晶体管，所述第一p沟道晶体管和所述第一n沟道晶体管被布置成使得所述第一p沟道晶体管和所述第一n沟道晶体管中的每一者的相应栅极端子在第一输入节点处连接在一起，并且所述第一p沟道晶体管和所述第一n沟道晶体管中的每一者的相应漏极端子在缓冲器输出节点处连接在一起；以及

互补源极跟随器级，所述互补源极跟随器级包括第二p沟道晶体管和第二n沟道晶体管，所述第二p沟道晶体管和所述第二n沟道晶体管被布置成使得所述第二p沟道晶体管和所述第二n沟道晶体管中的每一者的相应栅极端子在第二输入节点处连接在一起，并且所述第二p沟道晶体管和所述第二n沟道晶体管中的每一者的相应源极端子在所述缓冲器输出节点处连接在一起。

因此，将理解，本发明的实施例提供一种改善的LO缓冲器电路，其适用于本机振荡器(LO)链中，所述本机振荡器(LO)链使用互补共源(CS)级和互补源极跟随器(SF)级，所述互补共源(CS)级和互补源极跟随器(SF)级被布置成使得输入电压可跨输入节点被提供(例如，其中正输入被连接到第一输入节点并且负输入被连接到第二输入节点，或反之亦然)，并且输出节点对于两个级是共用的。这里使用的术语“互补”应被理解为表示p型器件和n型器件的布置。互补CS级和互补SF级可以是互补金属氧化物半导体(CMOS)级。