[发明专利]存储器的自修复电路、芯片

说明书

本发明公开了一种存储器的自修复电路、芯片。其中，电路包括：通过测试总线与N个存储器连接以检测得到故障存储器的故障信息的内建自测试状态机，N为大于1的整数；内建自修复模块具有与存储器一一对应的第一、二修复信号输出端，以根据故障信息生成第一修复信号，以及在故障存储器的缺陷个数小于等于1时生成对应的第二修复信号，并通过对应的第一、二修复信号输出端输出第一、二修复信号；锁存器模块具有与上述第一、二修复信号输出端分别对应连接的N个第一、二修复信号输入端及与存储器一一对应连接的目标修复信号输出端，用于在测试功能模式下，在接收到第二修复信号时对相应的第一修复信号进行锁存，并生成相应的目标修复信号以进行修复。

技术领域

本发明涉及芯片技术领域，尤其涉及一种存储器的自修复电路、芯片。

背景技术

嵌入式存储器由于具有频率高、功耗低、面积小的优点广泛的应用于SoC(Systemon Chip，片上系统)芯片设计中，在SoC芯片中嵌入式存储器的大小会达到1M byte或者更大，所以SoC芯片的良率会受到嵌入式存储器的影响，提高嵌入式存储器的良率为提高整个SoC芯片良率的关键。为此，相关技术中提出对存储器设计BIST(Built-In Self Test，内建自测试)、BISD(Built-In Self-Diagnosis，内建自诊断)和BISR(Built-In Self-Repair，内建自修复)的方案。

然而，相关技术中内建自修复模块的输出信号是一个串行信号，而目前大部分的存储器模块的输入信号是并行输入，使得自修复模块的输出信号无法直接和存储器模块相连，必须通过外部电路的转换才可以使用，或者把串行信号输出到SoC端口上，由测试程序来完成转换。同时，由于内建自修复模块的输出信号是一个串行信号，因此无法实现同时对多个存储器，如SRAM(Static Random-Access Memory，静态随机存取存储器)进行修复。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种存储器的自修复电路，以实现无需外部电路对存储器进行故障检测与修复，且可以同时对多个存储器进行故障检测与修复。

本发明的第二个目的在于提出一种芯片。

为达到上述目的，本发明第一方面实施例提出了一种存储器的自修复电路，包括：内建自测试状态机，所述内建自测试状态机通过测试总线与N个存储器连接，所述内建自测试状态机用于对所述N个存储器进行故障检测，并在检测到出现故障的故障存储器时，得到所述故障存储器的故障信息，其中，N为大于1的整数；内建自修复模块，所述内建自修复模块具有与所述N个存储器一一对应的N个第一修复信号输出端，所述内建自修复模块用于根据所述故障信息生成相应的第一修复信号，并通过与所述故障存储器对应的第一修复信号输出端输出所述第一修复信号；锁存器模块，所述锁存器模块具有N个第一修复信号输入端和N个目标修复信号输出端，所述N个第一修复信号输入端与所述N个第一修复信号输出端一一对应连接，所述N个目标修复信号输出端与所述N个存储器一一对应连接，所述锁存器模块用于在测试功能模式下，对所述第一修复信号进行锁存，并生成相应的目标修复信号，以及通过对应的目标修复信号输出端将所述目标修复信号输出至所述故障存储器，以对所述故障存储器进行修复；其中，所述内建自修复模块还具有与所述N个存储器一一对应的N个第二修复信号输出端，所述锁存器模块还具有N个第二修复信号输入端，所述N个第二修复信号输入端与所述N个第二修复信号输出端一一对应连接；其中，所述内建自修复模块还用于根据所述故障信息生成第二修复信号，并通过与所述故障存储器对应的第二修复信号输出端输出所述第二修复信号，其中，所述第二修复信号用以标识对应的第一修复信号是否有效；所述锁存器模块具体用于在接收到所述第二修复信号时，对相应的第一修复信号进行锁存；所述内建自修复模块具体用于在根据所述故障信息确定所述故障存储器的缺陷个数小于等于1时，生成所述第二修复信号。。

为达到上述目的，本发明第二方面实施例提出了一种芯片，包括：N个存储器；以及上述的存储器的自修复电路。