[发明专利]半导体结构的检测方法、装置、半导体结构及存储器

说明书

本发明实施例公开了一种半导体结构的检测方法、装置、半导体结构及存储器。所述半导体结构包括目标晶体管的第一测试结构和第二测试结构；所述方法包括：检测所述第一测试结构中第一阱区与第一栅极结构之间的第一电容；检测所述第二测试结构中第二阱区与第二栅极结构之间的第二电容；根据所述第一电容和所述第二电容，计算所述目标晶体管的总寄生电容。本发明实施例能够提高目标晶体管的寄生电容的检测准确性。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种半导体结构的检测方法、装置、半导体结构及存储器。

背景技术

目前，检测晶体管的寄生电容的方式是给晶体管设置多个测试结构，不同测试结构中与源漏极区连接的源漏极触点的数量不同，以通过检测不同测试结构的电容来计算晶体管的寄生电容。但是，若晶体管(例如鳍式场效应晶体管FinFET)的源漏极区(包括源极区和漏极区)较小，与源漏极区连接的源漏极触点只有一个(即与源极区连接的源极触点以及与漏极区连接的漏极触点的数量分别为一个)，则上述方法无法准确检测晶体管的寄生电容。

发明内容

本发明实施例提供一种半导体结构的检测方法、装置、半导体结构及存储器，能够提高目标晶体管的寄生电容的检测准确性。

本发明实施例提供一种半导体结构的检测方法，所述半导体结构包括目标晶体管的第一测试结构和第二测试结构；所述第一测试结构包括第一阱区，位于所述第一阱区中的第一源漏极区，位于所述第一阱区上的第一栅极结构，位于所述第一源漏极区上且与所述第一源漏极区连接的第一源漏极触点，以及位于所述第一源漏极触点上且与所述第一源漏极触点连接的源漏极连接层，所述第一阱区与所述第一源漏极区的导电类型相同；所述第二测试结构包括第二阱区，位于所述第二阱区中的第二源漏极区，以及位于所述第二阱区上的第二栅极结构，所述第二阱区与所述第二源漏极区的导电类型相同；

所述方法包括：

检测所述第一测试结构中所述第一阱区与所述第一栅极结构之间的第一电容；

检测所述第二测试结构中所述第二阱区与所述第二栅极结构之间的第二电容；

根据所述第一电容和所述第二电容，计算所述目标晶体管的总寄生电容。

进一步地，所述根据所述第一电容和所述第二电容，计算所述目标晶体管的寄生电容的步骤，包括：

计算所述第一电容与所述第二电容之间的第一差值，并将所述第一差值作为所述目标晶体管的总寄生电容。

进一步地，所述半导体结构还包括所述目标晶体管的第三测试结构，所述第三测试结构包括第三阱区，位于所述第三阱区中的第三源漏极区，位于所述第三阱区上的第三栅极结构，以及位于所述第三源漏极区上且与所述第三源漏极区连接的第二源漏极触点，所述第三阱区与所述第三源漏极区的导电类型相同；

所述方法还包括：

检测所述第三测试结构中所述第三阱区与所述第三栅极结构之间的第三电容；

根据所述第一电容和所述第三电容，计算所述目标晶体管的连接层寄生电容；

根据所述第二电容和所述第三电容，计算所述目标晶体管的触点寄生电容。

进一步地，所述根据所述第一电容和所述第三电容，计算所述目标晶体管的连接层寄生电容的步骤，包括：

计算所述第一电容与所述第三电容之间的第二差值，并将所述第二差值作为所述连接层寄生电容。

进一步地，所述根据所述第二电容和所述第三电容，计算所述目标晶体管的触点寄生电容的步骤，包括：

计算所述第三电容与所述第二电容之间的第三差值，并将所述第三差值作为所述触点寄生电容。