[发明专利]一种介电层平坦度优化的方法及装置

权利要求书

1.一种介电层平坦度优化的方法，其特征在于，所述方法用于集成电路器件，所述集成电路器件的表面分为密集区和空旷区，所述密集区存在器件凸起，所述空旷区无器件凸起，所述方法包括：

对集成电路器件进行成膜处理，生成介电层以及第一研磨层，其中，所述介电层位于所述集成电路器件的表面，所述第一研磨层覆盖于所述介电层上方，成膜处理后的所述密集区与所述空旷区对应的所述介电层和所述第一研磨层具有不同的平坦度；

对所述第一研磨层进行平坦化处理，获得第一研磨面，所述平坦化处理过程包括对所述第一研磨层进行化学机械抛光CMP处理，且处理后的所述第一研磨面位于所述介电层以及所述第一研磨层之间；

基于所述介电层和所述第一研磨层的刻蚀比例，对所述第一研磨面进行刻蚀，获得第二研磨面，所述第二研磨面位于所述介电层，且所述研磨面的所述平坦度大于平坦度阈值。

2.根据权利要求1所述的方法，其特征在于，所述介电层为氧化膜层填充，由氧化物构成，所述氧化膜层的厚度为4000A；所述第一研磨层为多晶硅薄膜层，所述多晶硅薄膜层的厚度为2000～2500A。

3.根据权利要求2所述的方法，其特征在于，所述对所述第一研磨层进行平坦化处理，获得第一研磨面，包括：

对成膜处理后的所述密集区以及所述空旷区的所述第一研磨层进行多晶硅薄膜平坦化处理；

当研磨接触到所述氧化膜层时，停止进行化学机械抛光，获得所述第一研磨面；

其中，所述第一研磨面的平坦度小于所述平坦度阈值，且所述空旷区相对于所述密集区的所述多晶硅薄膜层存在至少150A的凹陷深度。

4.根据权利要求3所述的方法，其特征在于，所述基于所述介电层和所述第一研磨层的刻蚀比例，对所述第一研磨面进行刻蚀，获得第二研磨面，包括：

基于所述第一研磨面的所述凹陷深度确定所述介电层和所述第一研磨层的刻蚀比例；

基于所述刻蚀比例对所述第一研磨面中的所述氧化膜层和所述多晶硅薄膜层进行刻蚀，获得所述第二研磨面。

5.根据权利要求4所述的方法，其特征在于，所述基于所述刻蚀比例对所述第一研磨面中的所述氧化膜层和所述多晶硅薄膜层进行刻蚀，获得所述第二研磨面，包括：

基于所述刻蚀比例以及目标介电层的厚度确定刻蚀深度，所述刻蚀深度大于平坦化处理后所述多晶硅薄膜的最大厚度，所述目标介电层的厚度根据半导体制作工艺确定；

基于所述刻蚀比例以及所述刻蚀深度对所述第一研磨面中的所述氧化膜层和所述多晶硅薄膜层进行刻蚀，获得第二研磨曲面；所述第二研磨曲面的平坦度小于所述平坦度阈值，且所述第二研磨曲面存在至少100A的全局落差；

对所述第二研磨曲面进行氧化膜平坦化处理，得到所述第二研磨面。

6.根据权利要求1至5任一所述的方法，其特征在于，对所述集成电路器件进行成膜处理后，所述多晶硅薄膜层与所述氧化膜层至少存在600～800A的高度差。

7.根据权利要求1至5任一所述的方法，其特征在于，所述目标介电层的厚度为600～800A，所述多晶硅薄膜层与所述氧化膜层的所述刻蚀比例为0.9:1，所述刻蚀深度为1000A。