[发明专利]集成电路及其制造方法

权利要求书

1.一种集成电路，包括：

第一电路，包括m个并联耦合的第一单元，任一第一单元包括一个或多个串联耦合的第一晶体管；以及

第二电路，包括n个并联耦合的第二单元，任一第二单元包括一个或多个串联耦合的第二晶体管；

其中，

所述第一电路的栅极端子耦合到所述第二电路的栅极端子，并且

m和n是不同的正整数。

2.根据权利要求1所述的集成电路，其中，所述第一电路的漏极端子耦合到所述第二电路的源极端子，并且m小于n。

3.根据权利要求1所述的集成电路，还包括：

第三电路，包括m个并联耦合的第三单元，任一第三单元包括一个或多个串联耦合的第三晶体管，其中，所述第一电路的源极端子耦合到所述第三电路的漏极端子。

4.根据权利要求1所述的集成电路，还包括：

多级电路，任一级电路包括多个并联耦合的单元，任一单元包括一个或多个串联耦合的晶体管，其中，一级电路中的单元的数量大于或等于前一级电路中的单元的数量。

5.根据权利要求1所述的集成电路，其中，一个或多个第一晶体管的阈值电压与一个或多个第二晶体管的阈值电压不同。

6.根据权利要求1所述的集成电路，其中，所述第一电路的漏极端子耦合到所述第二电路的源极端子，并且一个或多个第一晶体管的阈值电压大于一个或多个第二晶体管的阈值电压。

7.根据权利要求1所述的集成电路，还包括：

第三电路，包括并联耦合的多个第三单元，任一第三单元包括一个或多个串联耦合的第三晶体管，其中，所述第一电路的源极端子耦合到所述第三电路的漏极端子，并且一个或多个第一晶体管的阈值电压与一个或多个第三晶体管的阈值电压相同。

8.根据权利要求1所述的集成电路，还包括：

多级电路，任一级电路包括多个并联耦合的单元，任一单元包括多个串联耦合的晶体管，其中，一级电路中的晶体管的阈值电压低于或等于前一级电路中的晶体管的阈值电压。

9.一种集成电路，包括：

第一堆叠栅极电路，包括具有栅极端子的多个第一晶体管，所述第一晶体管的栅极端子彼此耦合；以及

第二堆叠栅极电路，耦合到所述第一堆叠栅极电路，所述第二堆叠栅极电路包括具有栅极端子的多个第二晶体管，所述第二晶体管的栅极端子彼此耦合；

其中，所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压。

10.一种制造集成电路的方法，包括：

通过将一个或多个第一晶体管串联耦合在第一单元的任何一个中，将多个第一晶体管布置成m个第一单元；

将所述第一单元并联耦合在第一电路中；

通过将一个或多个第二晶体管串联耦合在第二单元的任何一个中，将多个第二晶体管布置成n个第二单元，m和n为不同的正整数；

将所述第二单元并联耦合在第二电路中；以及

将所述第二电路耦合到所述第一电路。