[发明专利]一种减小FPGA芯片静态功耗的系统架构

权利要求书

1.一种减小FPGA芯片静态功耗的系统架构，其特征在于，所述FPGA芯片包含最小逻辑资源块、IO管脚和功率控制网络；

所述功率控制网络将所述最小逻辑资源块之间的逻辑器件互相连接，用于控制所述最小逻辑资源块的供电；

所述功率控制网络与所述FPGA芯片的控制电源连接，并根据接收的控制信号控制所述控制电源对所述最小逻辑资源块的供电。

2.根据权利要求1所述的系统架构，其特征在于，所述功率控制网络由功率控制线组成；所述功率控制线连接到所述最小逻辑资源块和所述控制电源之间，所述功率控制线之间互相连接组成所述功率控制网络。

3.根据权利要求2所述的系统架构，其特征在于，所述控制电源至少包括所述FPGA芯片结构的内核电源、IO电路主电源以及逻辑块内部电源；

所述内核电源与所述FPGA芯片的专用管脚连接，用于提供内核电压，并通过所述功率控制线连接到所述最小逻辑资源块；

所述IO电路主电源与所述FPGA芯片的IO管脚及内部布线资源连接，用于向布线资源提供电压，所述功率控制线连接到所述最小逻辑资源块；

所述逻辑块内部电源与所述FPGA芯片的供电电压轨连接，用于提供供电电压。

4.根据权利要求3所述的系统架构，其特征在于，所述功率控制网络由所述FPGA的控制信号进行控制，当所述功率控制网络未接收到控制信号时，所述最小逻辑资源块与所述控制电源处于连接状态；

当所述功率控制网络接收到控制信号时，所述最小逻辑资源块与所述控制电源处于断开状态。

5.根据权利要求4所述的系统架构，其特征在于，所述控制信号基于烧写所述FPGA芯片的电路文件产生，当向所述FPGA芯片烧录电路文件时，所述功率控制网络根据电路结构断开未布局的所述最小逻辑资源块上的所述功率控制线；同时保持布局的所述最小逻辑资源块上的所述功率控制线处于连通状态。