[发明专利]一种基准电压及倍压电路

说明书

本申请公开了一种基准电压及倍压电路，属于微电子技术领域，包括带隙基准电路和基准倍压电路，所述基准倍压电路包括MOS管N1、电流镜像单元和倍压单元，所述MOS管N1采用N型MOS管，MOS管N1的栅极与带隙基准电路的输出端连接，MOS管N1的漏极与电流镜像单元连接，MOS管N1的源极接地，所述电流镜像单元与电源VDD连接，所述倍压单元的一端与电流镜像单元连接，倍压单元的另一端接地。本申请通过利用MOS管替换由双极晶体管和电阻构成的电压网络，或者由运算放大器和电阻网络构成的电压网络，可以简化电路，同时调整MOS管的W/L比例，可以更好地适应低功耗电路。

技术领域

本申请涉及微电子技术领域，尤其是涉及一种基准电压及倍压电路。

背景技术

带隙基准电路是模拟以及数模混合电路系统的基本模块，用以给模拟及数模混合电路提供一个稳定的基准电压。

目前，在基准电路中，通常包括带隙基准电路和基准倍压电路，带隙基准电压为1.2V，而基准倍压电路用于产生基准电压1.2V增倍的参考电压，通常参考电压是1.2V、2.4V、3.6V等。

针对上述中的相关技术，发明人发现：基准倍压电路通常通过设定电阻的比例关系得到相应的参考电压，而电阻存在消耗，在低功耗电路领域中，为了减小电阻的消耗，通常做法为增大电阻的面积，这样会增加集成芯片的面积。

发明内容

为了降低功耗且减小芯片的面积，本申请提供一种基准电压及倍压电路。

本申请提供的一种基准电压及倍压电路，采用如下的技术方案：

一种基准电压及倍压电路，包括带隙基准电路和基准倍压电路，所述基准倍压电路包括MOS管N1、电流镜像单元和倍压单元，所述MOS管N1采用N型MOS管，MOS管N1的栅极与带隙基准电路的输出端连接，MOS管N1的漏极与电流镜像单元连接，MOS管N1的源极接地，所述电流镜像单元与电源VDD连接，所述倍压单元的一端与电流镜像单元连接，倍压单元的另一端接地；

其中，倍压单元包括多个依次串联的MOS管，且每个MOS管的栅极与自身的漏极连接，若倍压单元采用N型MOS管，则MOS管的栅极作为参考电压输出端；若倍压单元采用P型MOS管，则MOS管的漏极作为参考电压输出端。

通过采用上述技术方案，带隙基准电路产生带隙基准电压，并将带隙基准电压输送到MOS管N1的栅极，MOS管N1将带隙基准电压转换为电流，并通过电流镜像单元将该电流传递到倍压单元，倍压单元中的MOS管将电流转换成带隙基准电压，并且通过串联MOS管的个数来倍增带隙基准电压，以得到不同的参考电压；而MOS管的消耗较小，适合低功耗电路，且能减小芯片的面积。

优选的，所述MOS管N1采用宽长比小于或等于0.1的MOS管，倍压单元中的MOS管的尺寸与MOS管N1的尺寸相同。

通过采用上述技术方案，MOS管的宽长比小于或等于0.1，可以使MOS管的栅极电压为1.2V时产生较小的电流，进一步降低功耗，且沟道调制效应小，有较高的厄利电压。

优选的，所述MOS管N1的宽为2um，MOS管N1的长为20um。

通过采用上述技术方案，MOS管的占用面积较小，可进一步减小芯片的面积。

优选的，所述电流镜像单元包括MOS管P1和MOS管P2，所述MOS管P1和MOS管P2采用P型MOS管，MOS管P1的源极与电源VDD连接，MOS管P1的栅极与MOS管P1的漏极、MOS管N1的漏极连接；所述MOS管P2的源极与电源VDD连接，MOS管P2的栅极与MOS管P1的栅极连接，MOS管P2的漏极与倍压单元连接。

通过采用上述技术方案，MOS管P1和MOS管P2组成1:1比例的电流镜像单元，流过MOS管P1和MOS管P2的电流相同，电路简单，成本低。