[发明专利]一种集成式电压采样的SGT-MOSFET器件

权利要求书

1.一种集成式电压采样的SGT-MOSFET器件，包括：

SGT-MOSFET主元胞区（1），包括多个SGT-MOSFET主元胞；

两个过压采样区（2），每个所述过压采样区（2）分别设置在所述SGT-MOSFET主元胞区（1）的两侧，所述过压采样区（2）包括多个SGT-MOSFET过压采样元胞；

两个过压采样辅助区（3），每个所述过压采样辅助区（3）分别设置在所述SGT-MOSFET主元胞区（1）的两侧，在围绕所述SGT-MOSFET主元胞区（1）的方向上，所述过压采样区（2）与所述过压采样辅助区（3）间隔设置，所述过压采样辅助区（3）包括多个SGT-MOSFET过压采样辅助元胞，所述SGT-MOSFET过压采样辅助元胞与所述SGT-MOSFET主元胞的结构相同；

终端区（4），包围所述两个过压采样区（2）和两个过压采样辅助区（3）；

其中，所述SGT-MOSFET主元胞的第一屏蔽栅电极（1-9）与所述SGT-MOSFET过压采样元胞的第二屏蔽栅上半部分电极（2-14）短接，所述SGT-MOSFET主元胞的第一屏蔽栅电极（1-9）分别与SGT-MOSFET过压采样元胞的第二源极和SGT-MOSFET过压采样辅助元胞的第三源极连接，所述SGT-MOSFET过压采样元胞的第二屏蔽栅下半部分电极（2-9）与SGT-MOSFET过压采样辅助元胞的第三屏蔽栅电极短接。

2.根据权利要求1所述的集成式电压采样的SGT-MOSFET器件，其中，所述SGT-MOSFET主元胞包括：第一P+衬底（1-6），位于第一P+衬底背面的第一金属化漏极（1-5），位于第一P+衬底上面的第一P-漂移区（1-7），位于整个SGT-MOSFET顶层的第一源极（1-13）和被第一氧化层（1-8）包裹的第一控制栅电极（1-10）和第一屏蔽栅电极（1-9），位于所述第一氧化层（1-8）的两侧的第一N型掺杂区（1-11）和第一P+掺杂区（1-12），所述第一控制栅电极（1-10）的底部的垂直深度低于所述第一N型掺杂区（1-11）底部的垂直深度，且所述第一控制栅电极（1-10）的顶部高于所述第一P+掺杂区（1-12）的底部。

3.根据权利要求2所述的集成式电压采样的SGT-MOSFET器件，其中，所述SGT-MOSFET过压采样元胞包括：第二P+衬底（2-6），位于第二P+衬底背面的第二金属化漏极（2-5），位于第二P+衬底上面的第二P-漂移区（2-7），位于整个SGT-MOSFET顶层的第二源极（2-13）和被第二氧化层（2-8）包裹的第二控制栅电极（2-10）、第二屏蔽栅上半部分电极（2-14）和第二屏蔽栅下半部分电极（2-9），位于所述第二氧化层（2-8）的两侧的第二N型掺杂区（2-11）和第二P+掺杂区（2-12），所述第二控制栅电极（2-10）的底部的垂直深度低于所述第二N型掺杂区（2-11）底部的垂直深度，且所述第二控制栅电极（2-10）的顶部高于所述第二P+掺杂区（2-12）的底部。

4.根据权利要求3所述的集成式电压采样的SGT-MOSFET器件，其中，所述SGT-MOSFET过压采样元胞的第二屏蔽栅下半部分电极（2-9）与所述SGT-MOSFET主元胞的第一屏蔽栅电极（1-9）均为P型掺杂，且掺杂浓度相同。

5.根据权利要求4所述的集成式电压采样的SGT-MOSFET器件，其中，所述SGT-MOSFET过压采样元胞的第二屏蔽栅上半部分电极（2-14）为P型掺杂，掺杂浓度小于所述第二屏蔽栅下半部分电极（2-9）的掺杂浓度。