[发明专利]一种集成式电压采样的SGT-MOSFET器件有效
申请号: | 202210048703.6 | 申请日: | 2022-01-17 |
公开(公告)号: | CN114068496B | 公开(公告)日: | 2022-03-18 |
发明(设计)人: | 李伟聪;姜春亮;雷秀芳 | 申请(专利权)人: | 深圳市威兆半导体有限公司 |
主分类号: | H01L23/62 | 分类号: | H01L23/62;H01L29/06;H01L29/423;H01L29/78 |
代理公司: | 北京惟盛达知识产权代理事务所(普通合伙) 11855 | 代理人: | 董鸿柏 |
地址: | 518000 广东省深圳市南山区桃源街道福*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成 电压 采样 sgt mosfet 器件 | ||
本发明提供一种集成式电压采样的SGT‑MOSFET器件,包括:SGT‑MOSFET主元胞区;两个过压采样区,分别设置在SGT‑MOSFET主元胞区的两侧;两个过压采样辅助区,分别设置在SGT‑MOSFET主元胞区的两侧,在围绕SGT‑MOSFET主元胞区的方向上,过压采样区与过压采样辅助区间隔设置,过压采样辅助区包括多个SGT‑MOSFET过压采样辅助元胞,所述SGT‑MOSFET过压采样辅助元胞与所述SGT‑MOSFET主元胞的结构相同;终端区包围所述两个过压采样区和两个过压采样辅助区。本发明实现了对SGT‑MOSFET的漏极采样,提高了器件的工作寿命。
技术领域
本发明涉及功率半导体技术领域,尤其涉及集成式电压采样的SGT-MOSFET器件。
背景技术
功率MOSFET在电力技术中扮演着极其重要的作用,功率半导体技术是当今工业控制、国防装备、消费类电子和汽车电子等领域的关键技术之一。MOSFET常作为开关器件应用于各种电路,当器件开启时,若电压突然升高,容易造成MOSFET器件漏极电压过大而导致器件损坏。因此,对MOSFET器件的检测保护尤为重要。
Trench-MOSFET器件以其优秀的正向导通特性、较高的开关速度、良好的热稳定性和便于集成等特点,在功率开关应用中受到了人们的广泛重视。与前者相比,屏蔽栅MOSFET(Shielded Gate Trench MOSFET, SGT-MOSFET)器件在相同耐压下具有更小的导通电阻,且由于特殊的场版结构,其栅极与漏极之间电容的交叠面积得以降低,栅漏之间的电容更小,从而具备更低的开关损耗,符合当今时代建设资源节约型、环境友好型社会的理念。
本发明主要针对SGT-MOSFET作为开关使用时,开启瞬间漏极输入电压过高给器件带来击穿的风险,提出了一种SGT-MOSFET电压采样方法。当SGT-MOSFET的电压被检测到过高,提供危险警示,通过降低输入电压,从而实现对器件的过压保护,以防止器件击穿。本发明提出的过压检测方法主要目的不在于精确控制输入电源电压的范围,而是在于提供潜在的危险示警。
发明内容
本发明的目的是提供一种集成式电压采样的SGT-MOSFET器件,提供潜在的危险示警,对器件进行过压保护,以防止器件击穿。
为了实现以上目的,本发明采取的技术方案如下。
一种集成式电压采样的SGT-MOSFET器件,包括:SGT-MOSFET主元胞区,包括多个SGT-MOSFET主元胞;两个过压采样区,每个所述过压采样区分别设置在所述SGT-MOSFET主元胞区的两侧,所述过压采样区包括多个SGT-MOSFET过压采样元胞;两个过压采样辅助区,每个所述过压采样辅助区分别设置在所述SGT-MOSFET主元胞区的两侧,在围绕所述SGT-MOSFET主元胞区的方向上,所述过压采样区与所述过压采样辅助区间隔设置,所述过压采样辅助区包括多个SGT-MOSFET过压采样辅助元胞,所述SGT-MOSFET过压采样辅助元胞与所述SGT-MOSFET主元胞的结构相同;终端区,包围所述两个过压采样区和两个过压采样辅助区。
其中,所述SGT-MOSFET主元胞的第一屏蔽栅电极与所述SGT-MOSFET过压采样元胞的第二屏蔽栅上半部分电极短接,所述SGT-MOSFET主元胞的第一屏蔽栅电极分别与SGT-MOSFET过压采样元胞的第二源极和SGT-MOSFET过压采样辅助元胞的第三源极连接,所述SGT-MOSFET过压采样元胞的第二屏蔽栅下半部分电极与SGT-MOSFET过压采样辅助元胞的第三屏蔽栅电极短接。
优选地,所述SGT-MOSFET主元胞包括: 第一P+衬底,位于第一P+衬底背面的第一金属化漏极,位于第一P+衬底上面的第一P-漂移区,位于整个SGT-MOSFET顶层的第一源极和被第一氧化层包裹的第一控制栅电极和第一屏蔽栅电极,位于所述第一氧化层的两侧的第一N型掺杂区和第一P+掺杂区,所述第一控制栅电极的底部的垂直深度低于所述第一N型掺杂区底部的垂直深度,且所述第一控制栅电极的顶部高于所述第一P+掺杂区的底部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市威兆半导体有限公司,未经深圳市威兆半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210048703.6/2.html,转载请声明来源钻瓜专利网。