[发明专利]二极管结构及半导体装置

说明书

一种二极管结构，包含基底、第一井区、第一掺杂区、环状井区、阳极、第二井区、第二掺杂区及阴极。基底具有第一导电类型，第一井区具有与第一导电类型相反的第二导电类型且设置于基底中，第一掺杂区具有第一导电类型且设置于第一井区中，环状井区具有第二导电类型，设置于第一井区中且围绕第一掺杂区，阳极设置于第一掺杂区上，第二井区具有第二导电类型，与第一井区分离且设置于基底中，第二掺杂区具有第二导电类型且设置于第二井区中，阴极设置于第二掺杂区上。

技术领域

本发明涉及二极管结构，尤其涉及应用于一种高压半导体装置的二极管结构。

背景技术

近年来，随着电子产品在各种领域的应用发展，高电压集成电路(high-voltageintegrated circuit,HVIC)芯片也广泛被使用。常见的高电压集成电路芯片的作用为驱动器，例如用来推动功率金属氧化物半导体场效晶体管(power metal-oxide-semiconductorfield-effect transistor,power MOSFET)或双极性晶体管(bipolar junctiontransistor,BJT)，其中通常还会使用自举式二极管(bootstrap diode)和电容所构成的自举式电路，让电容放电电压和电源电压叠加，进而使电压升高，以提供高电压驱动电路中需要的栅极电位。

然而，现有的自举式二极管无法在各方面皆满足高电压集成电路芯片的需求，因此需要对现有的自举式二极管进行改善。

发明内容

有鉴于此，本发明提出一种改良的二极管结构及包含此二极管结构的半导体装置，此二极管结构可以同时达到高击穿电压(highbreakdown voltage)和低基底漏电流(low substrate leakage current)，适用于高电压集成电路芯片，例如可作为自举式二极管。同时，此二极管结构还可以与双极性晶体管(BJT)、互补式金属氧化物半导体晶体管(complementary metal-oxide-semiconductor,CMOS)和双重扩散金属氧化物半导体晶体管(double-diffused metal-oxide-semiconductor,DMOS)的制程(BCD process)整合，于相同的基底中制作。

根据本发明的一实施例，提供一种二极管结构，包括基底、第一井区、第一掺杂区、环状井区、阳极、第二井区、第二掺杂区以及阴极。其中，基底具有第一导电类型，第一井区具有与第一导电类型相反的第二导电类型，且设置于基底中，第一掺杂区具有第一导电类型，且设置于第一井区中，环状井区具有第二导电类型，设置于第一井区中，且围绕第一掺杂区，阳极设置于第一掺杂区上，第二井区具有第二导电类型，与第一井区分离，且设置于基底中，第二掺杂区具有第二导电类型，且设置于第二井区中，阴极设置于第二掺杂区上。

根据本发明的一实施例，提供一种半导体装置，包括前述的二极管结构以及晶体管结构。其中，晶体管结构包括双极性晶体管、互补式金属氧化物半导体晶体管或双重扩散金属氧化物半导体晶体管，且晶体管结构与二极管结构一起设置于相同的基底中。

为了让本发明的特征明显易懂，下文特举出实施例，并配合所附图式，作详细说明如下。

附图说明

为了使下文更容易被理解，在阅读本发明时可同时参考图式及其详细文字说明。通过本文中的具体实施例并参考相对应的图式，俾以详细解说本发明的具体实施例，并用以阐述本发明的具体实施例的作用原理。此外，为了清楚起见，图式中的各特征可能未按照实际的比例绘制，因此某些图式中的部分特征的尺寸可能被刻意放大或缩小。

图1是根据本发明一实施例所绘示的二极管结构的剖面示意图。

图2是根据本发明一实施例所绘示的二极管结构的俯视示意图。

图3是根据本发明一实施例所绘示的包含自举式电路的半桥电路。

图4、图5、图6和图7是根据本发明一实施例所绘示的制作包含二极管结构的半导体装置的中间阶段的剖面示意图。