[发明专利]性能验证方法、装置、存储介质及计算机设备

说明书

本申请涉及性能验证方法、装置、存储介质及计算机设备，其中，所述方法包括：根据待测电路设计确定所述待测电路设计对应的测试场景；根据所述测试场景确定所述测试场景对应的测试用例；根据所述测试场景和所述测试用例，为所述待测电路设计搭建性能测试模型，并将所述测试用例输入所述性能测试模型，并执行性能验证。本申请技术方案能够在芯片前端开发阶段就可以对IP级的待测电路设计进行性能验证，从而降低性能验证的周期，尽早尽可能地发现芯片开发过程中的性能缺陷，以便及时进行修复，从而提高芯片开发的效率，降低成本。

技术领域

本发明涉及芯片开发及验证技术领域，尤其涉及一种性能验证方法、装置、存储介质及计算机设备。

背景技术

在芯片开发的过程中，常常要进行性能验证(performance verification)，以发现芯片的性能瓶颈或缺陷。

本申请的发明人在研究中发现，现有技术中的性能验证都是在芯片开发的后端完成，例如在实现系统级芯片(SOC，System On Chip)后，将系统级芯片通过总线接口挂载真实的同步动态随机存取内存(DDR)，使系统级芯片与DDR进行交互，从而实现性能测试。现有技术的这种性能验证的缺陷在于：一是验证的所需的周期较长，二是由于系统级芯片由于已经完成布局布线，并且系统级芯片中的IP(Intellectual Property，知识产权)模块由于设计代码已经固化，在性能检测发现缺陷时对芯片进行重新调整，所需要的时间延迟和耗费的财力是难以接受的，可能最终导致开发的芯片失去市场竞争力。

发明内容

本发明实施例提供性能验证方法、装置、存储介质及计算机设备，能够在芯片前端开发阶段就可以对IP级的待测电路设计进行性能验证，从而降低性能验证的周期，尽早尽可能地发现芯片开发过程中的性能缺陷，以便及时进行修复，从而提高芯片开发的效率，降低成本。

第一方面，本申请提供一种性能验证方法，所述方法包括：

根据待测电路设计确定所述待测电路设计对应的测试场景；

根据所述测试场景确定所述测试场景对应的测试用例；

根据所述测试场景和所述测试用例，为所述待测电路设计搭建性能测试模型，并将所述测试用例输入所述性能测试模型，并执行性能验证。

结合第一方面，在一种可行的实现方式中，所述待测电路设计为IP级电路设计。

结合第一方面，在一种可行的实现方式中，所述性能测试模型中包括待测电路设计、总线接口、主设备以及从设备，所述总线接口根据配置可与所述待测电路设计、所述主设备或所述从设备分别连接。

结合第一方面，在一种可行的实现方式中，所述根据待测电路设计确定所述待测电路设计对应的测试场景，包括：

根据所述待测电路设计确定所述待测电路设计为主设备的应用场景；

根据所述测试场景，为所述待测电路设计搭建性能测试模型，包括：

将所述性能测试模型配置为所述待测电路设计连接所述总线接口，所述总线接口连接所述从设备。

结合第一方面，在一种可行的实现方式中，所述根据待测电路设计确定所述待测电路设计对应的测试场景，包括：

根据所述待测电路设计确定所述待测电路设计为从设备的应用场景；

根据所述测试场景，为所述待测电路设计搭建性能测试模型，包括：

将所述性能测试模型配置为所述待测电路设计连接所述总线接口，所述总线接口连接所述主设备。

结合第一方面，在一种可行的实现方式中，所述总线接口为AXI总线接口。

结合第一方面，在一种可行的实现方式中，所述执行性能验证的步骤，包括：