[发明专利]集成电路及其制造方法

说明书

本发明的实施例提供了一种集成电路，包括多个第一层深线和多个第一层浅线。该集成电路还包括多个第二层深线和多个第二层浅线。第一层深线和第一层浅线中的每个位于第一导电层中。第二层深线和第二层浅线中的每个位于第一导电层之上的第二导电层中。本发明的实施例还提供了一种制造集成电路的方法。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及集成电路及其制造方法。

背景技术

集成电路(IC)小型化的最新趋势导致器件体积更小，功耗更低，但以更高的速度提供更多功能。小型化工艺也导致更严格的设计和制造规范以及对可靠性的挑战。各种电子设计自动化(EDA)工具生成、优化并验证集成电路的标准单元布局设计，同时确保满足标准单元布局设计和制造规范。

发明内容

本发明的一个方面提供了一种集成电路，包括：多个第一层深线和多个第一层浅线，其中，所述第一层深线和所述第一层浅线中的每个均位于衬底上的晶体管之上的第一导电层中；以及多个第二层深线和多个第二层浅线，其中，所述第二层深线和所述第二层浅线中的每个均位于所述第一导电层之上的第二导电层中。

本发明的另一个方面提供了一种集成电路，包括：多个第一层深线和多个第一层浅线，其中，所述第一层深线和所述第一层浅线中的每个均位于第一导电层中；传导路径，具有低电阻率部分和低电容率部分，其中，所述低电阻率部分连接至第一有源器件的输出，并且所述低电容率部分连接至第二有源器件的输入；其中，所述低电阻率部分包括至少一个第一层深线并不包括所述第一层浅线；以及其中，所述低电容率部分包括至少一个第一层浅线并不包括所述第一层深线。

本发明的又一个方面提供了一种制造集成电路的方法，包括：在第一绝缘层中制造在第一方向上延伸的第一层深线和第一层浅线；在第二绝缘层中制造通孔连接件、第二层深线和第二层浅线，其中，所述第二层深线和所述第二层浅线在垂直于所述第一方向的第二方向上延伸；以及其中，所述通孔连接件中的一个将所述第二层深线中的一个与所述第一层浅线中的一个连接，或将所述第二层浅线中的一个与所述第一层深线中的一个连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的集成电路的布局图。

图2A至图2D是根据一些实施例的图1中的集成电路的截面图。

图3A是根据一些实施例的具有标记深度尺寸的深线和浅线的截面图。

图3B是根据一些实施例的相对于导线的深度变化描绘的电阻率图和电容率的示意图。

图4A至图4C是根据一些实施例的图1中的集成电路的截面图。

图5是根据一些实施例的具有由深线与浅线的组合形成的信号传导路径的集成电路的布局图。

图6A至图6F是根据一些实施例的具有信号传导路径的集成电路的布局图，该信号传导路径由低电阻率部分、低电容率部分和突变点的不同配置形成。

图7是根据一些实施例的具有由深线与浅线的组合形成的多个信号传导路径的集成电路的布局图。

图8A至图8B是根据一些实施例的具有由深线与浅线的组合形成的多个信号传导路径的集成电路的示意图。

图9是根据一些实施例的具有用深线形成的多个信号传导路径的集成电路的布局图。

图10是根据一些实施例的制造集成电路的方法的流程图。

图11是根据一些实施例的制造深线和浅线的方法的流程图。

图12A至图12E是根据一些实施例的实例器件结构的截面图。