[发明专利]半导体装置与其制造方法

说明书

一种半导体装置与其制造方法，半导体装置包含半导体鳍片、隔离层、介电鳍片结构及栅极结构。半导体鳍片在基板上方。隔离层在基板上方且与半导体鳍片相邻。介电鳍片结构在隔离层上方且包含底部介电鳍片及顶部介电鳍片。隔离层围绕底部介电鳍片的底部。顶部介电鳍片在底部介电鳍片上方且与隔离层间隔开。栅极结构跨越半导体鳍片及介电鳍片结构。与隔离层接触的栅极结构的一部分具有第一宽度，而与顶部介电鳍片接触的栅极结构的另一部分具有大于第一宽度的第二宽度。

技术领域

本揭露的一些实施方式涉及半导体装置及其制造方法。更具体地，本揭露的一些实施方式涉及包含具有渐缩及/或圆角顶部的介电鳍片结构的半导体装置。

背景技术

晶体管是现代集成电路的组件。为了满足越来越快的速度要求，晶体管的驱动电流越来越大。为了提高性能，晶体管的栅极长度不断缩小。然而，缩小栅极长度导致诸如“短通道效应”的非期望效应，其中栅极对电流流动的控制受到影响。短通道效应包含漏极导致阻障层降低(Drain-Induced Barrier Lowering，DIBL)及次临界斜率的退化，这两者均导致晶体管性能的退化。

发明内容

根据一些实施方式，半导体装置包含半导体鳍片、隔离层、介电鳍片结构及栅极结构。半导体鳍片在基板上方。隔离层在基板上方且相邻半导体鳍片。介电鳍片结构在隔离层上方且包含底部介电鳍片及顶部介电鳍片。隔离层围绕底部介电鳍片的底部。顶部介电鳍片在底部介电鳍片上方且与隔离层间隔开。栅极结构跨越半导体鳍片及介电鳍片结构。与隔离层接触的栅极结构的一部分具有第一宽度，而与顶部介电鳍片接触的栅极结构的另一部分具有大于第一宽度的第二宽度。

根据一些实施方式，半导体装置包含通道层、隔离层、介电鳍片结构、栅极结构及源极/漏极磊晶结构。通道层在基板的基座部分上方。隔离层接触基板的基座部分。介电鳍片结构突出于隔离层，且包含底部介电鳍片及顶部介电鳍片。底部介电鳍片接触隔离层。顶部介电鳍片在底部介电鳍片上方。顶部介电鳍片的底表面为凹的。栅极结构包覆通道层周围且跨越介电鳍片结构。源极/漏极磊晶结构连接至通道层且相邻介电鳍片结构。源极/漏极磊晶结构具有面向介电鳍片结构的侧壁。源极/漏极磊晶结构的侧壁与介电鳍片结构的顶部介电鳍片的侧壁不平行。

根据一些实施方式，一种制造半导体装置的方法包含在基板上方形成第一鳍片及第二鳍片。在第一及第二鳍片以及基板上方沉积隔离层，使得在隔离层中及在第一与第二鳍片之间形成沟槽。在隔离层的沟槽中沉积第一介电鳍片层。回蚀第一介电鳍片层以形成底部介电鳍片及在隔离层中且在底部介电鳍片上方的凹槽。沉积第二介电鳍片层于凹槽中且在底部介电鳍片上方。执行平坦化制程以移除第二介电鳍片层及隔离层的部分，直到暴露第一及第二鳍片的顶表面。执行蚀刻制程以使隔离层凹陷，使得第二介电鳍片层的剩余部分及底部介电鳍片的一部分突出于凹陷隔离层。栅极结构形成于第二介电鳍片层的剩余部分、底部介电鳍片以及第一及第二鳍片上方。

附图说明

本揭露的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。

图1A至图13C图示根据本揭露的一些实施方式的形成集成电路结构的中间阶段的透视图及横截面图；

图13D是图13A中区域M的放大图；

图14A及图14B是根据本揭露的一些实施方式的集成电路结构的横截面图；

图15A及图15B是根据本揭露的一些实施方式的集成电路结构的横截面图；

图16A至图29C图示根据本揭露的一些实施方式的集成电路结构的形成中的中间阶段的透视图及横截面图；

图29D是图29A中区域N的放大图；

图30A及图30B是根据本揭露的一些实施方式的集成电路结构的横截面图。