[发明专利]一种多路CPU的通道同步控制方法及装置

权利要求书

1.一种多路CPU的通道同步控制方法，其特征在于，所述方法涉及同步训练控制器，以及分别与所述同步训练控制器通信的主级处理器和若干个从级处理器，所述方法包括：

通过所述同步训练控制器分别向所述主级处理器和每个所述从级处理器发送第一同步信号，使每个所述从级处理器采用所述第一同步信号对自身的互联通道进行同步训练，以及使所述主级处理器采用所述第一同步信号，按照第一位宽对自身的互联通道进行同步训练，其中，所述第一位宽为所述主级处理器的互联通道的当前位宽；

若所述主级处理器的互联通道的同步训练不成功或任意一条所述从级处理器的互联通道的同步训练不成功时，将所述第一位宽逐级递减至第二位宽，并重复执行控制所述同步训练控制器分别向所述主级处理器和每个所述从级处理器发送第二同步信号，以触发所述主级处理器采用所述第二同步信号，按照所述第二位宽对自身的互联通道进行同步训练，以及触发每个所述从级处理器采用所述第二同步信号对自身的互联通道进行同步训练，直到所述主级处理器的互联通道的同步训练成功且每条所述从级处理器的互联通道的同步训练成功。

2.根据权利要求1所述的多路CPU的通道同步控制方法，其特征在于，在所述将所述第一位宽逐级递减至第二位宽的步骤前，所述方法还包括：

触发所述主级处理器采用所述第一同步信号，重新按照第一位宽对自身的互联通道进行同步训练，以及，触发每个所述从级处理器采用所述第一同步信号对自身的互联通道进行同步训练。

3.根据权利要求1所述的多路CPU的通道同步控制方法，其特征在于，在所述通过所述同步训练控制器分别向所述主级处理器和每个所述从级处理器发送第一同步信号的步骤前，所述方法还包括：

控制所述主级处理器向所述同步训练控制器发送同步触发信号；

触发所述同步训练控制器采用所述同步触发信号进行逻辑运算；

当所述逻辑运算的运算结果为同步运算时，生成第一同步信号。

4.根据权利要求3所述的多路CPU的通道同步控制方法，其特征在于，所述逻辑运算的计算方式具体为：

分别获取每个所述从级处理器输出的逻辑数值；

若每个所述从级处理器输出的逻辑数值均相同时，以所述从级处理器输出的逻辑数值为从级运算数值，否则，则获取历史逻辑数值为从级运算数值，其中，所述历史逻辑数值在先一次每个所述从级处理器输出的逻辑数值均相同时的逻辑数值；

采用所述从级运算数值与所述同步触发信号进行同或运算，得到运算数值；

当所述运算数值与预设数值相同，且所述运算数值在预设的时长内保持不变，则所述逻辑运算的运算结果为同步运算；

否则，则所述逻辑运算的运算结果为不同步运算。

5.根据权利要求1所述的多路CPU的通道同步控制方法，其特征在于，所述预设的时长具体为：所述从级处理器采用所述第一同步信号对自身的互联通道进行同步训练的时长，或者，所述主级处理器采用所述第一同步信号，按照所述第二位宽对自身的互联通道进行同步训练的时长。

6.根据权利要求1所述的多路CPU的通道同步控制方法，其特征在于，所述将所述第一位宽逐级递减至第二位宽，包括：

判断所述第一位宽的位宽数值是否为偶数；

若所述第一位宽的位宽数值是偶数，则以所述第一位宽的位宽数值的一半所对应的位宽为第二位宽。

7.根据权利要求6所述的多路CPU的通道同步控制方法，其特征在于，所述方法还包括：

若所述第一位宽的位宽数值不是偶数，则触发所述同步训练控制器向所述主级处理器发送失步告警信号。