[发明专利]混合键合结构及混合键合方法

说明书

本发明公开了一种混合键合结构及混合键合方法。本发明通过设计键合垫呈阵列均匀分布于键合层中，实现工艺均匀性最大化，提高了待键合晶圆表面平整度，实现提供可靠的键合质量和上下晶圆的可靠电性连接。由于键合垫呈阵列均匀分布于键合层中，键合界面的键合垫可以在单个图案化过程中制成，从而降低了工艺成本；在上下晶圆需要连通电路处，采用金属走线与键合垫电性连接，在不需要连通电路处，金属走线与键合垫无电性连接，既降低了走线设计难度以及键合垫制备工艺成本，又不会影响键合的晶圆中的连通电路。

技术领域

本发明涉及半导体技术领域，尤其涉及一种混合键合结构及混合键合方法。

背景技术

随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，由此产生了许多新技术、新材料和新设计。通过改进工艺技术、电路设计、编程算法和制造工艺，将诸如存储单元的平面半导体器件缩放到更小的尺寸。然而，随着半导体器件的特征尺寸日益接近物理极限，平面工艺和制造技术变得具有挑战性且成本昂贵。三维(3D)堆叠半导体器件架构可以解决一些平面半导体器件(例如，闪存器件)中的密度限制。

在用于堆叠半导体衬底的各种技术中，混合键合由于在键合过程中同步将电路引线接通，成为当前三维集成技术研发的重点。对于混合键合工艺，由于要在完成晶圆键合的同时实现晶圆之间电性连接，对待键合晶圆的表面形貌具有超高要求，特别是对键合界面工艺的均匀性、一致性要求很高。然而，由于目前键合界面的键合垫是在后设计的，键合垫图形分布是非均匀的。如图6所示，混合键合结构中，第一晶圆的第一金属走线611与第二晶圆的第二金属走线621分别与键合后的键合垫组63电性连接，由于键合垫组分布是非均匀的，导致待键合晶圆的表面无法保证平整度，特别是无法保证不同介质之间的平整度，因而无法提供可靠的键合质量和上下晶圆的可靠电性连接。

发明内容

本发明的目的在于提供一种混合键合结构及混合键合方法，以解决现有混合键合工艺中待键合晶圆的表面无法保证平整度，无法提供可靠的键合质量和上下晶圆的可靠电性连接的技术问题。

为了实现上述目的，本发明提供了一种混合键合结构，包括相对设置的第一晶圆和第二晶圆；所述第一晶圆具有至少一第一金属走线，所述第一金属走线上覆盖有第一键合层，所述第一键合层中阵列分布有多个第一键合垫；所述第二晶圆具有至少一第二金属走线，所述第二金属走线上覆盖有第二键合层，所述第二键合层中阵列分布有多个第二键合垫；其中，所述第一金属走线与键合在一起的键合垫组中的所述第一键合垫电性连接，所述第二金属走线与所述键合垫组中的所述第二键合垫电性连接。

为了实现上述目的，本发明还提供了一种混合键合方法，包括如下步骤：提供待键合的具有至少一第一金属走线的第一晶圆，在所述第一金属走线上形成第一键合层，根据预先设计的EDA路径在所述第一键合层中形成阵列分布的多个第一键合垫，且至少一所述第一键合垫与所述第一金属走线电性连接；提供待键合的具有至少一第二金属走线的第二晶圆，在所述第二金属走线上形成第二键合层，根据所述预先设计的EDA路径在所述第二键合层中形成阵列分布的多个第二键合垫，且至少一所述第二键合垫与所述第二金属走线电性连接；将所述第一键合垫与对应的所述第二键合垫键合，其中，所述第一金属走线与键合在一起的键合垫组中的所述第一键合垫电性连接，所述第二金属走线与所述键合垫组中的所述第二键合垫电性连接。

本发明通过设计键合垫呈阵列均匀分布于键合层中，实现工艺均匀性最大化，提高了待键合晶圆表面平整度，实现提供可靠的键合质量和上下晶圆的可靠电性连接。由于键合垫呈阵列均匀分布于键合层中，键合界面的键合垫可以在单个图案化过程中制成，从而降低了工艺成本；在上下晶圆需要连通电路处，采用金属走线与键合垫电性连接，在不需要连通电路处，金属走线与键合垫无电性连接，既降低了走线设计难度以及键合垫制备工艺成本，又不会影响键合的晶圆中的连通电路。通过保持键合垫暴露的上表面与相应键合层的上表面齐平，进一步提高了待键合晶圆表面平整度。

附图说明

图1为本发明一实施例提供的混合键合结构的结构示意图；