[发明专利]一种优化总线信号上升时间的方法、装置及计算机设备

权利要求书

1.一种优化总线信号上升时间的方法，其特征在于，包括：

基于总线链路的拓扑构建所述链路的等效电路；

计算所述链路的等效电容和上拉电阻的阈值；

基于所述等效电路、所述等效电容和所述上拉电阻的阈值，计算所述链路的信号由第一阈值变化到第二阈值所需的时间；

若是所述信号由第一阈值变化到第二阈值所需的时间不满足总线规范的规定，在所述等效电路中连接补偿电容并在所述补偿电容的两端并联晶体管以优化信号上升时间；

其中，所述等效电路包括电源、信号线和接地点，在所述电源和所述信号线之间连接有上拉电阻，在所述电源和所述接地点之间连接有第一晶体管和等效电容，所述第一晶体管分别与所述信号线和所述接地点连接并和所述等效电容并联；

在所述等效电路的所述等效电容与所述接地点之间串联补偿电容，并在补偿电容的两端并联第二晶体管；

其中，所述第一晶体管和所述第二晶体管配置用于输入相同的脉冲信号，当所述脉冲信号为低电平时，所述第一晶体管和所述第二晶体管均断开，所述电源经所述上拉电阻对所述等效电容和所述补偿电容的串联电路进行充电；

当所述脉冲信号为高电平时，所述第一晶体管和所述第二晶体管均闭合，所述等效电容通过所述第一晶体管反向放电，所述补偿电容通过所述第二晶体管快速放电。

2.根据权利要求1所述的方法，其特征在于，基于所述等效电路、所述等效电容和所述上拉电阻的阈值，计算所述链路的信号由第一阈值变化到第二阈值所需的时间，包括：

基于等效电路推导出所述链路的信号变化对应的时间公式；

基于所述时间公式、所述等效电容和所述上拉电阻的阈值，计算所述链路的信号由第一阈值变化到第二阈值所需的时间。

3.根据权利要求1所述的方法，其特征在于，计算所述链路的等效电容，包括：

基于所述链路的长度和所述链路中挂载设备的引脚数量，计算所述等效电容。

4.根据权利要求1所述的方法，其特征在于，计算上拉电阻的阈值，包括：

基于所述链路的工作电压和最大工作电流，计算所述上拉电阻的阈值。

5.根据权利要求1所述的方法，其特征在于，进一步包括：

基于连接了所述补偿电容和所述晶体管的等效电路优化所述链路。

6.根据权利要求1所述的方法，其特征在于，所述晶体管包括MOS管。

7.一种优化总线信号上升时间的装置，其特征在于，包括：

构建模块，所述构建模块配置为基于总线链路的实际情况构建所述链路的拓扑；

所述构建模块还配置为基于所述链路的拓扑构建所述链路的等效电路；

计算模块，所述计算模块配置为计算所述链路的等效电容和上拉电阻的阈值；

所述计算模块还配置为基于所述等效电路、所述等效电容和所述上拉电阻的阈值，计算所述链路的信号由第一阈值变化到第二阈值所需的时间；

补偿模块，所述补偿模块配置为若是所述信号由第一阈值变化到第二阈值所需的时间不满足总线规范的规定，在所述等效电路中连接补偿电容并在所述补偿电容的两端并联晶体管以优化信号上升时间；

其中，所述等效电路包括电源、信号线和接地点，在所述电源和所述信号线之间连接有上拉电阻，在所述电源和所述接地点之间连接有第一晶体管和等效电容，所述第一晶体管分别与所述信号线和所述接地点连接并和所述等效电容并联；

在所述等效电路的所述等效电容与所述接地点之间串联补偿电容，并在补偿电容的两端并联第二晶体管；

其中，所述补偿模块还配置用于向所述第一晶体管和所述第二晶体管配置输入相同的脉冲信号，当所述脉冲信号为低电平时，所述第一晶体管和所述第二晶体管均断开，所述电源经所述上拉电阻对所述等效电容和所述补偿电容的串联电路进行充电；

当所述脉冲信号为高电平时，所述第一晶体管和所述第二晶体管均闭合，所述等效电容通过所述第一晶体管反向放电，所述补偿电容通过所述第二晶体管快速放电。

8.一种计算机设备，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1至6任意一项所述的方法的步骤。