[发明专利]一种优化总线信号上升时间的方法、装置及计算机设备

说明书

本发明公开了一种优化总线信号上升时间的方法、装置及计算机设备，方法包括：基于总线链路的拓扑构建所述链路的等效电路；计算所述链路的等效电容和上拉电阻的阈值；基于所述等效电路、所述等效电容和所述上拉电阻的阈值，计算所述链路的信号由第一阈值变化到第二阈值所需的时间；若是所述信号由第一阈值变化到第二阈值所需的时间不满足总线规范的规定，在所述等效电路中连接补偿电容并在所述补偿电容的两端并联晶体管以优化信号上升时间。通过本发明的方案，加快了信号的上升时间，保证了信号的建立时间，提高了数据传输的稳定性。

技术领域

本发明涉及电路技术领域，尤其涉及一种优化总线信号上升时间的方法、装置及计算机设备。

背景技术

I2C(Inter-Integrated Circuit)是一种连接微控制器及其外围设备的同步串行总线，由一条数据线SDA(serial data，串行数据)和一条时钟线SCL(serial clock，串行时钟)组成，因具有接口线少，控制方式简单，以及器件封装小等优势，广泛应用于各个领域。

服务器产品中，常用的温度传感器、现场可更换单元(Field Replaceable Unit，简称FRU)和复杂可编辑逻辑器件(Complex Programmable Logic Device，简称CPLD)等设备，均通过I2C总线与控制芯片BMC(Baseboard Management Controller，基板管理控制器)进行交互，同时，I2C总线还与SMBUS(System Management Bus，系统管理总线)以及电源管理总线(Power Management Unit Bus)等相互兼容，I2C总线可以说是服务器中应用最为基础而广泛的总线协议，其优化设计对于提高服务器系统管理稳定性和效率至关重要。

如图1所示，为I2C总线的链路拓扑示意图。连接拓扑相当于漏极开路结构，当MOS(MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)的缩写)管关闭时，SDA/SCL经电阻上拉到电源，实现由低电平到高电平的转换。当I2C总线上接入设备时，链路中将会引入电容，总线链路越长，引入的设备越多，电容值就越大，所以低电平到高电平的转换，实际上是一个RC(Resistor-Capacitance circuit，电阻-电容电路)充电的过程，电容值越大的链路，充电时间就越长，I2C信号的上升边也就越延缓。

过长的走线和过多的负载都会拉长信号上升边，进而缩短信号的建立时间，如果建立时间不能满足I2C时序要求，将直接影响传输数据的稳定性，甚至导致误码，因此，为了满足I2C时序要求，必须严格控制信号上升时间。

发明内容

有鉴于此，本发明提出了一种优化总线信号上升时间的方法、装置及计算机设备，优化了总线的信号上升时间，避免了因信号的上升时间过长，而缩短信号建立时间的问题，提高了数据传输的稳定性。

基于上述目的，本发明实施例的一方面提供了一种优化总线信号上升时间的方法，具体包括如下步骤：

基于总线链路的拓扑构建所述链路的等效电路；

计算所述链路的等效电容和上拉电阻的阈值；

基于所述等效电路、所述等效电容和所述上拉电阻的阈值，计算所述链路的信号由第一阈值变化到第二阈值所需的时间；

若是所述信号由第一阈值变化到第二阈值所需的时间不满足总线规范的规定，在所述等效电路中连接补偿电容并在所述补偿电容的两端并联晶体管以优化信号上升时间。

在一些实施方式中，所述等效电路包括电源、信号线和接地点，在所述电源和所述信号线之间连接有上拉电阻，在所述电源和所述接地点之间连接有晶体管和等效电容，所述晶体管和所述等效电容并联。

在一些实施方式中，在所述等效电路中连接补偿电容并在所述补偿电容的两端并联晶体管包括：