[发明专利]半导体器件及其制作方法

说明书

一种制作半导体器件的方法包括在衬底上形成第一半导体层堆叠。第一半导体层堆叠包括第一半导体条带与第二半导体条带的交替堆叠。第一半导体条带及第二半导体条带分别包括第一半导体材料及第二半导体材料。所述方法还包括移除第一半导体条带，以在第一半导体层堆叠中的第二半导体条带之间形成空隙。所述方法还包括在所述空隙中沉积介电结构层及第一导电填充材料以环绕第二半导体条带。此外，所述方法包括：移除第二半导体条带以形成第二组空隙；以及在所述第二组空隙中沉积第三半导体材料。

技术领域

本公开实施例涉及一种半导体器件及其制作方法。

背景技术

随着半导体技术的进步，对更快的器件及更高的储存容量的需求越来越大。为使晶体管按比例缩小，半导体行业继续使半导体器件(例如其中形成有沟道区及源极/漏极区的包括具有高的高宽比的半导体鳍的鳍场效晶体管(fin field effect transistor，finFET))的尺寸按比例缩小。栅极结构形成在鳍的侧之上且沿着鳍的侧形成(例如，包绕鳍的侧)，从而提供沟道的表面积增大的优点。

为使存储器单元(memory cell)按比例缩小，半导体行业一直在减小侧向器件尺寸以减小器件大小，同时增大垂直尺寸以增大存储器电荷储存。半导体行业还一直在探索用于改善存储器性能的新架构及新材料。

此种按比例缩小已增加了半导体制造工艺的复杂性。由于器件特征大小持续减小，制作工艺继续变得更加难以实行。因此，非常需要改善的存储器器件技术。

发明内容

根据一些实施例，一种制作半导体器件的方法包括分别在衬底上的第一器件区及第二器件区中形成第一堆叠结构及第二堆叠结构，所述第一堆叠结构及所述第二堆叠结构中的每一者包括多个第一半导体条带与多个第二半导体条带的交替堆叠。所述多个第一半导体条带及所述多个第二半导体条带分别包括第一半导体材料及第二半导体材料。所述方法还包括移除所述多个第一半导体条带，以在所述第一堆叠结构及所述第二堆叠结构二者中的所述多个第二半导体条带之间形成多个第一空隙。所述方法还包括在所述多个第一空隙中沉积第一介电结构层及第二介电结构层，以分别环绕所述第一堆叠结构及所述第二堆叠结构中的所述多个第二半导体条带。另外，所述方法还包括在所述多个第一空隙中沉积第一导电填充材料，以分别环绕所述第一介电结构层及所述第二介电结构层。另外，所述方法还包括：在所述第一器件区中，移除所述多个第二半导体条带以在所述第一介电结构层的多个部分之间形成多个第二空隙，且在所述第一介电结构层的多个部分之间的所述多个第二空隙中沉积第三半导体材料。在一些实施例中，所述第三半导体材料被配置成在所述第一器件区中形成全环绕栅极(GAA)一晶体管铁电随机存取存储器(1T-FeRAM)的沟道区、源极区及漏极区，所述第一导电填充材料被配置成形成所述1T-FeRAM的栅极电极，且所述第一导电填充材料被配置成在所述第二器件区中形成全环绕栅极(GAA)晶体管的栅极电极。

根据一些实施例，一种制作半导体器件的方法包括在衬底上的第一器件区中形成第一半导体层堆叠。所述第一半导体层堆叠包括多个第一半导体条带与多个第二半导体条带的交替堆叠。所述多个第一半导体条带及所述多个第二半导体条带分别包括第一半导体材料及第二半导体材料。所述方法还包括移除所述多个第一半导体条带，以在所述第一半导体层堆叠中的所述多个第二半导体条带之间形成多个第一空隙。此外，所述方法包括在所述多个第一空隙中沉积第一介电结构层以环绕所述多个第二半导体条带以及在所述多个第一空隙中沉积第一导电填充材料以环绕所述第一介电结构层及所述多个第二半导体条带。另外，所述方法包括移除所述多个第二半导体条带以在所述第一介电结构层的多个部分之间形成多个第二空隙；以及在所述第一导电填充材料形成的层之间的所述多个第二空隙中沉积第三半导体材料。