[发明专利]集成电路结构及其布局图的生成方法

说明书

本发明的实施例提供了一种生成集成电路(IC)布局图的方法，包括：获得对应于相邻金属层的交叉的第一和第二多个轨道的网格；确定相应的第一和第二多个轨道的第一和第二节距符合第一规则；将通孔定位图案应用于网格，从而将通孔区域限制于交替对角网格线；将通孔区域定位在交替对角网格线的一些或所有网格交叉点处；并且生成包括沿交替的对角网格线定位的通孔区域的IC布局图。本发明的实施例还提供了一种集成电路结构。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及集成电路结构及其布局图的生成方法。

背景技术

集成电路(IC)小型化的持续趋势导致器件越来越小，功耗更低，但与早期技术相比，以更高的速度提供更多功能。IC通常包括在IC布局图中表示的多个半导体器件。IC布局图是分层的，并且包括根据半导体器件的设计规范执行更高级别功能的模块。模块通常由单元组合构成，每个单元代表一个或多个配置为执行特定功能的半导体结构。

为了形成更高级别的模块并且实现外部连接，单元和其他IC部件通过在多个重叠金属层中形成的互连结构相互布线。单元布局和互连布线是IC整体设计过程的部分。各种电子设计自动化(EDA)工具用于生成、修改和验证半导体器件的设计。

发明内容

本发明的一个方面提供了一种集成电路(IC)布局图的生成方法，所述方法包括：获得对应于相邻金属层的交叉的第一多个轨道和第二多个轨道的网格；确定相应的所述第一多个轨道和所述第二多个轨道的符合第一规则的第一节距和第二节距；将通孔定位图案应用于所述网格，从而将通孔区域限制于交替的对角网格线；在所述交替的对角网格线的网格交叉点的一些或所有处定位所述通孔区域；以及生成包括沿所述交替的对角网格线定位的所述通孔区域的所述IC布局图。

本发明的另一个方面提供了一种集成电路(IC)结构，包括：多个第一金属段，位于半导体衬底的第一金属层中，所述多个第一金属段对应于第一轨道；多个第二金属段，位于所述半导体衬底的与所述第一金属层相邻的第二金属层中，所述多个第二金属段对应于垂直于所述第一轨道的第二轨道；以及多个通孔结构，被配置为将所述多个第一金属段电连接到所述多个第二金属段，其中，所述第一轨道和所述第二轨道的交叉位置限定了包括与第二多个对角网格线交替的第一多个对角网格线的网格，所述第一多个对角网格线包括所述多个通孔结构中位于连续交叉位置的至少三个通孔结构，以及所述第二多个对角网格线不包括所述多个通孔结构中的通孔结构。

本发明的又一个方面提供了一种制造多个通孔结构的方法，所述方法包括：提供一种集成电路(IC)光掩模，所述集成电路光掩模包括沿网格的交替对角网格线定位的通孔部件和辅助部件；将所述集成电路光掩模与半导体衬底的第一金属层的金属段对准，所述金属段具有对应于所述网格的第一节距的间隔；执行一个或多个包括所述集成电路光掩模的光刻工艺，从而限定与所述通孔部件对应的通孔结构位置；以及在限定的所述通孔结构位置处形成通孔结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据一些实施例的IC布局图的示意图。

图2A-图2C是根据一些实施例的IC布局图的示意图。

图2D是根据一些实施例的IC光掩模的图。

图3是根据一些实施例的生成IC布局图的方法的流程图。

图4是根据一些实施例的制造IC光掩模的方法的流程图。

图5A和5B是根据一些实施例的IC制造系统的图。

图6是根据一些实施例的制造多个通孔结构的方法的流程图。

图7A-图8是根据一些实施例的金属规则的图。