[发明专利]形成半导体器件的方法在审
| 申请号： | 202210084428.3 | 申请日： | 2022-01-25 |
| 公开（公告）号： | CN114724947A | 公开（公告）日： | 2022-07-08 |
| 发明（设计）人： | 张君毅;王俊尧 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/3213 | 分类号： | H01L21/3213;H01L21/033;H01L21/027;H01L29/423;H01L29/78 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 形成 半导体器件 方法 | ||
1.一种用于形成半导体器件的方法，包括：
在衬底上方形成材料层；
在所述材料层上方形成掩模层，所述掩模层具有内应力；以及
对所述掩模层执行应力补偿工艺，以调整所述掩模层的所述内应力。
2.根据权利要求1所述的方法，其中，对所述掩模层执行应力补偿工艺的步骤包括对所述掩模层执行热工艺。
3.根据权利要求2所述的方法，其中，所述热工艺是快速热退火工艺。
4.根据权利要求2所述的方法，其中，所述热工艺是炉退火工艺。
5.根据权利要求1所述的方法，其中，所述应力补偿工艺包括在所述掩模层上形成第二掩模层，所述第二掩模层相对于所述掩模层具有补偿内应力。
6.根据权利要求5所述的方法，其中，所述掩模层具有拉伸内应力，并且所述第二掩模层具有压缩内应力。
7.根据权利要求1所述的方法，还包括：
在对所述掩模层执行所述应力补偿工艺之后对所述掩模层进行图案化。
8.根据权利要求7所述的方法，其中，对所述掩模层进行图案化包括在所述掩模层上形成光刻胶层，对所述光刻胶层进行图案化，并将所述图案化光刻胶层用作蚀刻掩模来蚀刻所述掩模层。
9.一种用于形成半导体器件的方法，包括：
在衬底上沉积待图案化的层；
在所述待图案化的层上方沉积具有内应力的掩模层；以及
至少部分补偿所述掩模层的所述内应力；以及
在至少部分补偿所述内应力的步骤之后对所述掩模层进行图案化。
10.一种形成半导体器件的方法，包括：
在衬底上形成材料层；
在所述材料层上沉积掩模层，所述掩模层具有内应力值；
降低所述掩模层的所述内应力值；以及
在降低所述掩模层内的所述内应力值的步骤之后对所述掩模层进行图案化。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210084428.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
