[发明专利]半导体器件及其制造方法

说明书

公开了一种半导体结构、半导体器件及其制造方法。一种示例性制造方法包括：在半导体衬底的正面形成第一类型外延层与第二类型外延层的堆叠件；对堆叠进行图案化以形成鳍状结构；在鳍状结构的侧壁上沉积介电层；以及使介电层凹陷以暴露鳍状结构的顶部部分。该凹陷介电层的顶面位于堆叠件的底面上方。该示例性制造方法还包括：在鳍状结构的顶部部分上方形成栅极结构；从半导体衬底的背面蚀刻半导体衬底；以及穿过沟槽蚀刻至少最底第一类型外延层和最底第二类型外延层。

技术领域

本发明的实施例涉及半导体器件及其制造方法。

背景技术

半导体集成电路(IC)行业经历了指数式增长。IC材料和设计的技术进步已生产出几代IC，其中，每一代具有都比上一代更小、更复杂的电路。在IC的发展过程中，功能密度(即每个芯片区互连器件的数量)普遍增加，而其几何尺寸(即使用制造工艺中可制造的最小元件(或线路))则在减小。这种按比例缩小工艺一般通过提高生产效率和降低相关成本带来效益。这种按比例缩小也增加了加工和制造IC的复杂度。

例如，随着IC技术朝着更小的技术节点发展，已经引入了多栅极金属氧化物半导体场效应晶体管(多栅极MOSFET或多栅极器件)，以通过增加栅极-沟道耦合、减小截止状态电流和减小短沟道效应(SCE)改进栅极控制。多栅极器件通常是指使栅极结构(也称为栅极堆叠件)或其一部分设置在沟道区的多个侧上方的器件。鳍式场效应晶体管(FinFET)和多桥沟道(MBC)晶体管是多栅极器件的示例，这些器件已成为高性能和低泄漏应用的流行和有希望的候选者。FinFET的高边沟道在多个侧的上方被栅极结构环绕(例如，栅极环绕从衬底延伸的半导体材料“鳍”的顶部和侧壁)。MBC晶体管的栅极结构可部分或全部围绕沟道区延伸，以提供对两侧或更多侧沟道区的访问。由于MBC晶体管的栅极结构围绕沟道区，因此MBC晶体管也可被称为环绕栅极晶体管(SGT)或全环绕栅极(GAA)晶体管。

IC芯片不同区或电路不同部分的MBC晶体管具有不同的功能，诸如输入/输出(I/O)功能和核心功能。这些不同的功能要求晶体管具有不同的结构。同时，具有类似的工艺和类似的工艺窗口来制造这些不同的晶体管以降低成本和提高产量是有利的。例如，IC芯片可包括用于高性能计算(HPC)单元或中央处理单元(CPU)的高功率区，这需要具有强大电流驱动能力的MBC晶体管来实现高运行速度，并且IC芯片可包括用于I/O或片上系统(SoC)单元的低功率区，这需要具有较小电流驱动能力的MBC晶体管来实现低电容和低泄漏性能。因此，在一个IC芯片中，不同区的MBC晶体管的沟道构件的数量需求可能不同。通常，具有更多沟道构件的MBC晶体管提供更强的电流驱动能力，反之亦然。因此，在IC演进的过程中，如何在一个IC芯片上实现适合不同应用的不同沟道构件的数量是半导体行业面临的挑战。同时，具有类似的工艺和类似的工艺窗口来制造这些不同的晶体管以降低成本和提高产量是有利的。因此，尽管现有的半导体器件通常足以满足其预期目的，但它们并非在所有方面令人满意。

发明内容

根据本发明实施例的一个方面，提供了一种制造半导体器件的方法，包括：在半导体衬底的正面形成第一类型外延层与第二类型外延层的堆叠件，第一类型外延层与第二类型外延层具有不同的材料组分，第一类型外延层与第二类型外延层在竖直方向上交替设置；对堆叠件进行图案化以形成鳍状结构；在鳍状结构的侧壁上沉积介电层；使介电层凹陷以暴露鳍状结构的顶部部分，其中，凹陷介电层的顶面位于堆叠件的底面上方；在鳍状结构的顶部部分上方形成栅极结构；从半导体衬底的背面蚀刻半导体衬底，从而在介电层之间形成沟槽，沟槽暴露堆叠件的底面；以及穿过沟槽蚀刻至少最底第一类型外延层和最底第二类型外延层。