[发明专利]半导体存储装置在审
| 申请号： | 202210086608.5 | 申请日： | 2022-01-25 |
| 公开（公告）号： | CN115938457A | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 佐藤裕治;驹井宏充 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C29/42 | 分类号： | G11C29/42;G11C8/08;G11C7/12 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储 装置 | ||
【权利要求书】：
1.一种半导体存储装置，包含：
多个数据锁存电路，用于感测放大电路与输入输出电路之间的数据的输入输出；及
数据配线，连接于多个所述数据锁存电路；且
所述数据锁存电路包含：
数据保存部，暂时保存在所述感测放大电路与所述输入输出电路之间输入输出的数据；以及
N通道型MOS晶体管及P通道型MOS晶体管中的至少一者，设置于所述数据保存部与所述数据配线之间；
所述N通道型MOS晶体管及所述P通道型MOS晶体管中的至少一者多重化。
2.根据权利要求1所述的半导体存储装置，其中
所述N通道型MOS晶体管及所述P通道型MOS晶体管中的至少一者以3重以上的重数多重化。
3.根据权利要求1或2所述的半导体存储装置，其中
将所述N通道型MOS晶体管及所述P通道型MOS晶体管至少一者中的多重化的晶体管设为多重化晶体管时，
所述多重化晶体管中包含：
第1晶体管，栅极被输入第1信号；及
第2晶体管，栅极被输入与所述第1信号不同的第2信号。
4.根据权利要求1或2所述的半导体存储装置，其中
在所述N通道型MOS晶体管及所述P通道型MOS晶体管中的多重化的晶体管各自的栅极，连接有共通的信号线。
5.根据权利要求1或2所述的半导体存储装置，其中
在所述N通道型MOS晶体管及所述P通道型MOS晶体管至少一者中的多重化的晶体管各自的栅极，连接有个别的信号线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210086608.5/1.html，转载请声明来源钻瓜专利网。
