[发明专利]存储器电路和执行编程操作的方法

说明书

一种存储器电路包括第一组非易失性存储器(NVM)器件、第一多个解码器、对应于第一多个解码器的第一多个高压(HV)驱动器以及第一多个HV电源开关。第一HV电源开关耦合到第一多个HV驱动器中的每个HV驱动器，并且每个解码器被配置为生成与第一组NVM器件的列对应的使能信号。每个HV驱动器被配置为响应于第一HV电源开关的电源信号和对应解码器的使能信号向第一组NVM器件的对应列输出HV激活信号。本发明的实施例还提供了一种执行编程操作的方法。

技术领域

本发明的实施例涉及一种存储器电路和执行编程操作的方法。

背景技术

集成电路(IC)有时包括非易失性存储器(NVM)，其中当IC断电时数据不会丢失。在一些NVM应用中，一次性可编程(OTP)存储器元件被设计为具有能够在编程操作中不可逆地切换的初始逻辑状态。一种类型的OTP存储器包括通过使用连接到其他电路元件的介电材料(氧化物等)层集成到IC中的反熔丝位。为了对反熔丝位进行编程，在介电材料层上施加编程电场以可持续地改变(例如，击穿)介电材料，从而降低介电材料层的电阻。通常，为了确定反熔丝位的状态，在介电材料层两端施加低于编程电压的读取电压，并读取所得电流。

发明内容

根据本发明实施例的一个方面，提供了一种存储器电路，包括：第一组非易失性存储器(NVM)器件；第一多个解码器，其中，第一多个解码器中的每个解码器被配置为生成与第一组NVM器件的列对应的使能信号；第一多个高压(HV)驱动器，对应于第一多个解码器；以及第一多个HV电源开关，其中，第一多个HV电源开关中的第一HV电源开关耦合到第一多个HV驱动器中的每个HV驱动器，其中，第一多个HV驱动器中的每个HV驱动器被配置为响应于第一多个HV电源开关中的第一HV电源开关的电源信号和第一多个解码器中的对应解码器的使能信号，将HV激活信号输出到第一组NVM器件的对应列。

根据本发明实施例的另一个方面，提供了一种存储器电路，包括：第一和第二一次可编程(OTP)器件，每个OTP器件包括读取晶体管和编程晶体管。存储器电路还包括驱动器电路，驱动器电路包括：第一HV电源开关，被配置为生成第一电源信号；第二HV电源开关，被配置为生成第二电源信号；第一高压(HV)驱动器，被配置为响应于第一电源信号向第一OTP器件的编程晶体管输出第一HV激活信号；和第二HV驱动器，被配置为响应于第二电源信号向第二OTP器件的编程晶体管输出第二HV激活信号，其中，驱动器电路被配置为向第一OTP器件的读取晶体管输出第一激活信号并且向第二OTP器件的读取晶体管输出第二激活信号，第一激活信号和第一HV激活信号基于第一使能信号，并且第二激活信号和第二HV激活信号基于第二使能信号。

根据本发明实施例的又一个方面，提供了一种执行编程操作的方法，方法包括：响应于具有与第一组非易失性存储器(NVM)器件中的NVM器件对应的配置的地址信号：生成具有第一电压幅度的第一高压(HV)电源信号；并且生成具有小于第一电压幅度的第二电压幅度的第二HV电源信号；在与第一组NVM器件和第二组NVM器件相邻的驱动器电路处接收第一HV电源信号和第二HV电源信号以及地址信号；响应于具有配置的地址信号：从驱动器电路向NVM器件输出第一HV激活信号，第一HV激活信号具有第一电压幅度；并且从驱动器电路向第二组NVM器件输出第二HV激活信号，第二HV激活信号具有等于或小于第二电压幅度的第三电压幅度。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1A和图1B是根据一些实施例的存储器电路的示图。

图2是根据一些实施例的存储器件的示图。

图3A和图3B是根据一些实施例的解码电路的示图。

图4是根据一些实施例的高压(HV)驱动器的示图。

图5A是根据一些实施例的驱动器电路的示图。