[发明专利]一种晶圆级可重构Chiplet集成结构的制备方法在审
申请号: | 202210093602.0 | 申请日: | 2022-01-26 |
公开(公告)号: | CN114420578A | 公开(公告)日: | 2022-04-29 |
发明(设计)人: | 单光宝;杨子锋;郑彦文;杨银堂;李国良;饶子为;孟宝平 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L21/768;H01L21/52 |
代理公司: | 重庆萃智邦成专利代理事务所(普通合伙) 50231 | 代理人: | 许攀 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 晶圆级可重构 chiplet 集成 结构 制备 方法 | ||
1.一种晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述方法包括如下步骤:
S1,在晶圆上制备可重构拓扑网络,并在其上覆盖绝缘层;
S2,在所述晶圆上制备凹槽,并进行钝化;
S3,将Chiplet放入所述凹槽中,并进行化学机械抛光,连接所述Chiplet和所述可重构拓扑网络;
S4,在所述晶圆上制备硅通孔和微凸点,并进行减薄;
S5,多层所述晶圆进行堆叠键合;
S6,将键合后的多层所述晶圆进行划片、封装。
2.根据权利要求1所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述步骤S1中的所述晶圆上还制备有对位标记和电源网络。
3.根据权利要求2所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述绝缘层通过沉积法制备。
4.根据权利要求3所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述沉积法沉积的绝缘材料为二氧化硅。
5.根据权利要求4所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述凹槽通过湿法腐蚀和干法腐蚀制备。
6.根据权利要求5所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述钝化为向所述凹槽内沉积钝化层。
7.根据权利要求6所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述步骤S3中将所述Chiplet放入所述凹槽后,使用绝缘介质将所述Chiplet固定在所述凹槽中。
8.根据权利要求7所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述绝缘介质为二氧化硅或苯并环丁烯。
9.根据权利要求8所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述硅通孔的制备步骤依次包括深孔刻蚀、深孔内壁绝缘、铜金属填充、化学机械抛光。
10.根据权利要求9所述的晶圆级可重构Chiplet集成结构的制备方法,其特征在于,所述微凸点通过溅射法制备。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210093602.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造