[发明专利]一种晶圆级可重构Chiplet集成结构的制备方法

说明书

本申请属于半导体封装技术领域，具体提供了一种晶圆级可重构Chiplet集成结构的制备方法，该方法包括如下步骤：S1，在晶圆上制备可重构拓扑网络，并在其上覆盖绝缘层；S2，在晶圆上制备凹槽，并进行钝化；S3，将Chiplet放入凹槽中，并进行化学机械抛光，连接Chiplet和可重构拓扑网络；S4，在晶圆上制备硅通孔和微凸点，并进行减薄；S5，多层晶圆进行堆叠键合；S6，将键合后的多层晶圆进行划片、封装。本发明方法制备的晶圆级可重构Chiplet集成结构具有可重构特性；多层晶圆堆叠工艺能够避免了子模块失效引起的稳定性较差的问题；垂直堆叠结构使得水平布线的面积和长度减小，缩小集成结构的面积开销；因此，发明方法制备的集成结构的适用性和稳定性较强，且集成度较高。

技术领域

本申请属于半导体封装技术领域，具体而言，涉及一种晶圆级可重构Chiplet集成结构的制备方法。

背景技术

基于Chiplet的集成技术是将大规模单片集成电路划分成多个不同工艺类型、线宽的子模块即Chiplet通过转接板集成在同一封装内。由于各Chiplet可以分别采用最优工艺节点进行制备，能够大幅度提高整体系统的良率。不仅满足了电子系统小型化的需求，还能通过复用已有Chiplet，缩短新产品的开发周期。

但是现有基于Chiplet的集成结构的制备方法仍具有一定缺陷。例如：系统配置固定，无法在使用阶段重新配置，且系统互联网络拓扑结构单一，不具有可重构性，适用性较差；系统没有冗余设计，出现子模块失效问题后影响整体性能，稳定性较差。现有的基于Chiplet的集成结构的制备方法制备出的集成结构适用性和稳定性较差，且集成度较低。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种晶圆级可重构Chiplet集成结构的制备方法，以解决现有技术中基于Chiplet的集成结构的制备方法制备出的集成结构适用性和稳定性较差，且集成度较低的问题。

为实现上述目的，本发明采用的技术方案如下：

本申请提供一种晶圆级可重构Chiplet集成结构的制备方法，该方法包括如下步骤：S1，在晶圆上制备可重构拓扑网络，并在其上覆盖绝缘层；S2，在晶圆上制备凹槽，并进行钝化；S3，将Chiplet放入凹槽中，并进行化学机械抛光，连接Chiplet和可重构拓扑网络；S4，在晶圆上制备硅通孔和微凸点，并进行减薄；S5，多层晶圆进行堆叠键合；S6，将键合后的多层晶圆进行划片、封装。

更进一步地，步骤S1中的晶圆上还制备有对位标记和电源网络。

更进一步地，绝缘层通过沉积法制备。

更进一步地，沉积法沉积的绝缘材料为二氧化硅。

更进一步地，凹槽通过湿法腐蚀和干法腐蚀制备。

更进一步地，钝化为向凹槽内沉积钝化层。

更进一步地，步骤S3中将Chiplet放入凹槽后，使用绝缘介质将Chiplet固定在凹槽中。

更进一步地，绝缘介质为二氧化硅或苯并环丁烯。

更进一步地，硅通孔的制备步骤依次包括深孔刻蚀、深孔内壁绝缘、铜金属填充、化学机械抛光。

更进一步地，微凸点通过溅射法制备。

与现有技术相比，本发明的有益效果：

(1)本发明提供的一种晶圆级可重构Chiplet集成结构的制备方法，能够制备针对多种场景不同应用需求的多层晶圆级可重构Chiplet集成结构，可重构拓扑网络能够重构出不同结构的拓扑网络，本发明方法制备的晶圆级可重构Chiplet集成结构具有可重构的特性，因此本发明方法的适用性较强，同时本发明方法还能够大幅缩短新产品开发时间和制造难度。