[发明专利]FPGA配置存储器阵列的故障注入方法及装置

权利要求书

1.一种FPGA配置存储器阵列的故障注入方法，其特征在于，包括：

获取设定的所述FPGA中的配码数据帧地址；

通过所述FPGA的JTAG接口回读所述配码数据帧地址对应的配码数据帧；

将所述配码数据帧中的至少一位取反；

通过所述JTAG接口将取反后的所述配码数据帧写入所述FPGA。

2.如权利要求1所述的FPGA配置存储器阵列的故障注入方法，其特征在于，所述获取设定的所述FPGA中的配码数据帧地址，包括：

接收上位机发送的命令；

解析所述命令，获取所述配码数据帧地址。

3.如权利要求1所述的FPGA配置存储器阵列的故障注入方法，其特征在于，所述通过所述FPGA的JTAG接口回读所述配码数据帧地址对应的配码数据帧，包括：

通过所述JTAG接口依次对所述FPGA进行：进入SHIFT-IR状态、写入CFG_IN指令、进入SHIFT-DR状态、写入CFG_OUT指令、进入SHIFT-IR状态、写入CFG_OUT指令、进入SHIFT-DR状态，以回读所述配码数据帧。

4.如权利要求3所述的FPGA配置存储器阵列的故障注入方法，其特征在于，所述通过所述JTAG接口将取反后的所述配码数据帧写入所述FPGA，包括：

通过所述JTAG接口依次对所述FPGA进行：进入SHIFT-IR状态、写入CFG_IN指令、进入SHIFT-DR状态，以将取反后的所述配码数据帧写入所述FPGA。

5.一种FPGA配置存储器阵列的故障注入装置，其特征在于，包括：

命令解析模块，用于获取设定的所述FPGA中的配码数据帧地址；

JTAG协议模块，用于通过所述FPGA的JTAG接口回读所述配码数据帧地址对应的配码数据帧；

状态机，用于将所述配码数据帧中的至少一位取反；

所述JTAG协议模块，还用于通过所述JTAG接口将取反后的所述配码数据帧写入所述FPGA。

6.如权利要求5所述的FPGA配置存储器阵列的故障注入装置，其特征在于，还包括：

数据写入模块，用于将回读的所述配码数据帧写入缓存；

数据读出模块，用于将写入缓存的所述配码数据帧读出。

7.如权利要求5所述的FPGA配置存储器阵列的故障注入装置，其特征在于，所述故障注入装置为CPLD、FPGA、MCU、ARM、单片机、DSP或ASIC。

8.如权利要求5所述的FPGA配置存储器阵列的故障注入装置，其特征在于，所述故障注入装置通过串口、以太网接口、CAN总线、SPI总线或I2C总线连接上位机。

9.一种电子设备，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现权利要求1-5中任一项权利要求所述的FPGA配置存储器阵列的故障注入方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质被执行时实现权利要求1-5中任一项权利要求所述的FPGA配置存储器阵列的故障注入方法。