[发明专利]用于芯片间通信的处理系统及通信方法

权利要求书

1.一种用于芯片间通信的处理系统，包括：

多个并行处理单元，所述多个并行处理单元包括在第一芯片中，每个所述并行处理单元包括：

多个处理核；

多个存储器，所述多个存储器的第一存储器组耦合到所述多个处理核的第一处理核组；

多个互连，位于芯片互连网络中，所述多个互连被配置为通信耦合所述多个并行处理单元；

其中每个所述并行处理单元被配置为根据存储且驻留在相应并行处理单元的寄存器中的相应路由表，通过所述芯片互连网络进行通信，所述相应路由表包括可用于转发从并行处理单元到另一个并行处理单元的通信的最小链路的指示。

2.根据权利要求1所述的处理系统，其中，所述并行处理单元包括相应的多个出口端口，所述多个出口端口被配置为与所述芯片互连网络通信耦合，所述相应路由表包括所述最小链路和所述相应的多个出口端口之间的相关性的指示。

3.根据权利要求1所述的处理系统，其中，所述相应路由表包括每个相应信息通信流的两个并行处理单元之间的单个路径的指示，所述单个路径基于所述最小链路与多个出口端口中的相应出口端口之间的相关性，所述多个出口端口可用于通信耦合作为可能的目标并行处理单元的相应并行处理单元。

4.根据权利要求1所述的处理系统，其中，所述相应路由表被加载且存储在所述并行处理单元的芯片互连网络子系统的寄存器中，在运行正常处理操作之前，所述相应路由表被加载为所述芯片互连网络和所述多个并行处理单元的通信能力的配置和设置操作的部分。

5.根据权利要求1所述的处理系统，其中，所述相应路由表是静态的且在所述芯片互连网络和所述多个并行处理单元的通信能力的配置和设置操作的执行之间预设所述相应路由表；以及

所述相应路由表是可再配置的，其作为所述芯片互连网络和所述多个并行处理单元的通信能力的芯片互连网络的配置和设置操作的部分，所述设置操作包括在所述并行处理单元的芯片互连网络子系统的寄存器中加载和存储所述相应路由表。

6.根据权利要求1所述的处理系统，其中，所述相应路由表与基本维度有序X-Y路由方案兼容，其中示意性地将所述并行处理单元组织在二维阵列中，Y对应于所述二维阵列中的一个维度，X对应于所述二维阵列中的另一个维度，并且所述路由方案限制从所述Y维度到所述X维度的路由方向转向。

7.根据权利要求1所述的处理系统，其中，所述并行处理单元包括在所述多个并行处理单元的第一并行处理单元组中，所述第一并行处理单元组包括在第一计算节点中，并且所述多个并行处理单元的第二并行处理单元组包括在所述多个并行处理单元的的第二节点中。

8.根据权利要求5所述的处理系统，其中，所述多个并行处理单元中的相应并行处理单元包括所述相应路由表。

9.根据权利要求5所述的处理系统，其中，当通信是由多个并行处理单元中的相应并行处理单元发起时，所述多个并行处理单元中的相应并行处理单元被视为源并行处理单元，当通信是通过多个并行处理单元中的相应并行处理单元时，所述多个并行处理单元中的相应并行处理单元被视为中继并行处理单元，或当通信是在多个并行处理单元中的相应并行处理单元结束时，所述多个并行处理单元中的相应并行处理单元被视为目标并行处理单元。

10.根据权利要求9所述的处理系统，其中，所述多个互连中的相应互连被配置用于单流均衡，其中所述源并行处理单元支持多达所述源并行处理单元和所述目标并行处理单元之间的最窄链路数的并行通信流。

11.根据权利要求9所述的处理系统，其中，所述多个互连中的相应互连被配置用于多流均衡，其中中继并行处理单元运行路由以均衡出口之间的流。

12.根据权利要求1所述的处理系统，其中，所述通信是根据路由方案来处理，所述路由方案提供均衡的工作负载、有保证的依赖性和有保证的访问顺序。