[发明专利]半导体器件及其形成方法

说明书

一种方法包括：在导电部件上方形成第一蚀刻停止层(ESL)，在第一ESL上形成第一介电层，在第一介电层上形成第二ESL，在第二ESL上形成第二介电层，在第二介电层中形成沟槽，在沟槽的底面中形成延伸穿过第二介电层的第一开口，以及在第一开口的底面中形成第二开口。第二开口延伸穿过第一介电层和第一ESL。第二开口暴露导电部件的顶面。该方法还包括加宽第一开口至第二宽度，用导电材料填充沟槽以形成导线，以及用导电材料填充第二开口和第一开口以形成导电通孔。本申请的实施例提供了半导体器件及其形成方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

半导体集成电路(IC)工业经历了快速增长。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比先前一代更小且更复杂的电路。在IC演进过程中，随着几何尺寸(例如，可以使用制造工艺创建的最小组件(或线))的减小，功能密度(例如，单位芯片面积中的互连器件的数量)通常在增加。这种规模缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。

伴随着器件的缩小，制造商已经开始使用新的、不同的材料和/或材料的组合来促进器件的缩小。单独缩小尺寸和结合新的、不同的材料，也导致了前几代在更大的几何形状上可能没有出现的挑战。

发明内容

根据实施例，一种方法包括：在导电部件上方形成第一蚀刻停止层(ESL)；在第一ESL上形成第一介电层；在第一介电层上形成第二ESL；在第二ESL上形成第二介电层；在第二介电层中形成沟槽；在沟槽的底面中形成延伸穿过第二介电层的第一开口；在第一开口的底面中形成第二开口，第二开口延伸穿过第一介电层和第一ESL，第二开口暴露导电部件的顶面，第二开口具有第一宽度；将第一开口加宽至第二宽度，第二宽度大于第一宽度；以及用导电材料填充沟槽以形成导线，并且用导电材料填充第二开口与第一开口以形成导电通孔。

根据另一实施例，一种方法包括：形成穿过第一介电层的第一开口，第一介电层位于第一蚀刻停止层(ESL)上，第一ESL位于第二介电层上，第二介电层位于第二ESL上，第二ESL位于第一导电部件上；形成穿过第一ESL的第二开口，第二开口从第一开口的底部延伸；通过蚀刻第一介电层的侧壁来加宽第一开口；延伸第二开口以穿过第二介电层；延伸第一开口以穿过第一ESL；延伸第二开口以穿过第二ESL；以及用导电材料填充第一开口和第二开口以形成导电通孔，导电通孔耦合至第一导电部件。

根据又一实施例，一种结构包括：第一导电部件，位于第一介电层中；第二介电层，位于第一介电层上方；第一蚀刻停止层(ESL)，位于第二介电层上；第三介电层，位于第一ESL上；导电通孔，包括：顶部，延伸穿过第三介电层和第一ESL，顶部的底面覆盖第二介电层的顶面，顶部具有跨顶部的底面测量的第一宽度；和底部，延伸穿过第二介电层，底部的底面落在第一导电部件的顶面上，底部具有跨底部的顶面测量的第二宽度，第二宽度小于第一宽度；以及导线，位于导电通孔上，导线的侧壁被第三介电层覆盖。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1A示出根据一些实施例的集成电路的半导体衬底和互连结构的截面图。

图1B示出根据一些实施例的在制造的中间阶段的互连结构的立体图。

图2A至图8C示出根据一些实施例的在制造的中间阶段的互连结构的截面图。

图9A和图9B示出根据一些实施例的在制造的中间阶段的互连结构的立体图。

图9C至图9E示出根据一些实施例的在制造的中间阶段的互连结构的截面图。

图10至图12示出根据一些实施例的在制造的中间阶段的互连结构的截面图。

具体实施方式