[发明专利]双向静电放电保护装置

说明书

本发明公开一种双向静电放电保护装置，包括至少一个双极性接面晶体管与至少一个硅控整流器。硅控整流器串联耦接双极性接面晶体管。在静电放电电压施加在双极性接面晶体管与硅控整流器时，双极性接面晶体管的崩溃电压的绝对值小于硅控整流器的崩溃电压的绝对值，且双极性接面晶体管的握持(holding)电压的绝对值大于硅控整流器的握持电压的绝对值。

技术领域

本发明涉及一种静电放电技术，且特别涉及一种双向静电放电保护装置。

背景技术

静电放电(ESD)损坏已成为纳米级互补式金氧半(CMOS)制程中制造的CMOS集成电路产品的主要可靠性问题。ESD保护元件通常设计用于释放ESD能量，从而可以防止集成电路芯片的ESD损坏。

静电放电保护装置的工作原理如图1所示，在集成电路芯片上，静电放电(ESD)保护装置1并联欲保护电路2，当ESD情况发生时，ESD保护装置1瞬间被触发，同时，ESD保护装置1亦可提供一低电阻路径，以供瞬时的ESD电流进行放电，让ESD瞬时电流的能量通过ESD保护装置1得以释放。为了达到双向静电放电的目的，在美国专利证号10573635B2与10468513B1皆有实现双向瞬时电压抑制器。美国专利证号10573635B2公开两个互相串联的双极性接面晶体管，美国专利证号10468513B1公开硅控整流器。在实务中，双极性接面晶体管与硅控整流器的握持(holding)电压与崩溃电压皆须高于欲保护装置的操作电压，使闩锁事件得以避免。然而，在设计双极性接面晶体管具有所需崩溃电压时，双极性接面晶体管的握持电压将会过高。因此，在静电放电事件发生时，双极性接面晶体管具有较高导通电阻。当设计硅控整流器具有所需握持电压时，硅控整流器的崩溃电压也是过高。

因此，本发明在针对上述的困扰，提出一种双向静电放电保护装置，以解决现有技术所产生的问题。

发明内容

本发明提供一种双向静电放电保护装置，其在不需要牺牲静电放电耐受度及不会遭受到闩锁(latch-up)事件的前提下设计所需崩溃电压时，双向静电放电保护装置具有仍然高于欲保护装置的操作电压的较低的箝位电压与较低的握持电压。

在本发明的一实施例中，提供一种双向静电放电保护装置，其包括至少一个双极性接面晶体管与至少一个硅控整流器，硅控整流器串联耦接双极性接面晶体管。在静电放电电压施加在双极性接面晶体管与硅控整流器时，双极性接面晶体管的崩溃电压的绝对值小于硅控整流器的崩溃电压的绝对值，且双极性接面晶体管的握持(holding)电压的绝对值大于硅控整流器的握持电压的绝对值。

在本发明的一实施例中，在正静电放电电压施加在双极性接面晶体管与硅控整流器时，双极性接面晶体管与硅控整流器具有一第一代表性电流对电压曲线。在负静电放电电压施加在双极性接面晶体管与硅控整流器时，双极性接面晶体管与硅控整流器具有一第二代表性电流对电压曲线。第一代表性电流对电压曲线与第二代表性电流对电压曲线以零电压为中心彼此呈对称或非对称。

在本发明的一实施例中，第一代表性电流对电压曲线具有一第一崩溃电压、一第一握持电压与一第一箝位电压，第二代表性电流对电压曲线具有一第二崩溃电压、一第二握持电压与一第二箝位电压，第一崩溃电压、第一握持电压与第一箝位电压的绝对值分别等于第二崩溃电压、第二握持电压与第二箝位电压的绝对值。