[发明专利]三维集成电路中的竖直互连结构在审
申请号: | 202210125260.6 | 申请日: | 2022-02-10 |
公开(公告)号: | CN114792676A | 公开(公告)日: | 2022-07-26 |
发明(设计)人: | 杨子贤;野口纮希;藤原英弘;王奕 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L21/768 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 陈蒙 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 三维集成电路 中的 竖直 互连 结构 | ||
1.一种3D集成电路结构,包括:
第一管芯层,包括:
一个或多个第一器件;以及
第一多个竖直互连结构VIS,形成在所述第一管芯层中并且以第一网格布局布置在所述一个或多个第一器件周围;以及
第二管芯层,在竖直方向上设置在所述第一管芯层之上,并且包括:
多个第二器件;
第二多个VIS,形成在所述第二管芯层中并且以第二网格布局布置在所述多个第二器件周围,其中:
所述第一网格布局不同于所述第二网格布局;并且
所述第二多个VIS的密度大于所述第一多个VIS的密度。
2.根据权利要求1所述的3D集成电路结构,其中,所述第一多个VIS中的VIS的第一间距不同于所述第二多个VIS中的VIS的第二间距。
3.根据权利要求1所述的3D集成电路结构,其中,所述一个或多个第一器件和所述多个第二器件中的每个器件包括以下项中的一者:存储器器件、逻辑电路、输入/输出器件、传感器、RF电路、模拟电路、模拟到数字转换器、或计算单元。
4.根据权利要求1所述的3D集成电路结构,其中,所述第一多个VIS中的至少一个VIS被配置为传输电源信号。
5.根据权利要求1所述的3D集成电路结构,其中,所述第一多个VIS中的至少一个VIS被配置为传输数据信号。
6.根据权利要求1所述的3D集成电路结构,其中,所述第一多个VIS中的每个VIS的第一直径不同于所述第二多个VIS中的每个VIS的第二直径。
7.根据权利要求1所述的3D集成电路结构,还包括:中间导电层,所述中间导电层被设置在所述第一管芯层和所述第二管芯层之间,并且被配置为在所述第一管芯层和所述第二管芯层之间传输电源信号。
8.根据权利要求1所述的3D集成电路结构,其中,所述3D集成电路结构是异构3D集成电路结构。
9.一种集成电路系统,包括:
3D集成电路结构;以及
电源,能够操作以连接到所述3D集成电路结构,其中,所述3D集成电路结构包括:
第一管芯层,所述第一管芯层包括:
第一多个第一器件;以及
第一多个竖直互连结构VIS,形成在所述第一管芯层中并且以第一网格布局布置;
第二管芯层,在竖直方向上设置在所述第一管芯层之上,所述第二管芯层包括:
第二多个第二器件;以及
第二多个VIS,形成在所述第二管芯层中并且以第二网格布局中布置,其中:
所述第一网格布局中的所述第一多个VIS的布置不同于所述第二网格布局中的所述第二多个VIS的布置;并且
所述第一多个VIS的第一密度不同于所述第二多个VIS的第二密度。
10.一种用于制造3D集成电路结构的方法,所述方法包括:
对第一管芯层进行处理,以在所述第一管芯层上产生器件和第一多个竖直互连结构VIS,所述第一多个VIS以第一网格布局布置;
对所述第一管芯层之上的中间导电层进行处理,以产生信号线;
对第二管芯层进行处理,以在所述第二管芯层上产生多个器件和第二多个VIS,所述第二多个VIS以第二网格布局布置;以及
将所述第二管芯层附接到所述第一管芯层,其中:
所述第一网格布局中的所述第一多个VIS的布置不同于所述第二网格布局中的所述第二多个VIS的布置;并且
所述信号线将所述第一多个VIS中的相应VIS电连接到所述第二多个VIS中的相应VIS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210125260.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种小型风口节能净化系统
- 下一篇:一种利用余热动力除渣的玻璃钢脱硫塔
- 同类专利
- 专利分类