[发明专利]三维集成电路中的竖直互连结构

说明书

本公开涉及三维集成电路中的竖直互连结构。3D IC结构包括多个管芯层，例如顶部管芯层和底部管芯层。顶部管芯层和/或底部管芯层各自包括例如以下项的器件：计算单元、模拟到数字转换器、模拟电路、RF电路、逻辑电路、传感器、输入/输出器件、和/或存储器器件。第一管芯层和第二管芯层上的器件被竖直互连结构(VIS)横向地围绕或与之横向地相邻。

技术领域

本公开涉及三维集成电路中的竖直互连结构。

背景技术

三维(3D)堆叠芯片或集成电路(IC)是可以用于现代计算和电子系 统中的集成技术。穿硅过孔(Through-Silicon Via，TSV)被用来电连接两 个或更多个堆叠管芯。例如，TSV可以实现计算管芯和存储器管芯的异构 集成以减少堆叠管芯的占地面积(footprint)。

发明内容

根据本公开的一个实施例，提供了一种3D集成电路结构，包括：第 一管芯层，包括：一个或多个第一器件；以及第一多个竖直互连结构 (VIS)，形成在所述第一管芯层中并且以第一网格布局布置在所述一个 或多个第一器件周围；以及第二管芯层，在竖直方向上设置在所述第一管 芯层之上，并且包括：多个第二器件；第二多个VIS，形成在所述第二管芯层中并且以第二网格布局布置在所述多个第二器件周围，其中：所述第 一网格布局不同于所述第二网格布局；并且所述第二多个VIS的密度大于 所述第一多个VIS的密度。

根据本公开的另一实施例，提供了一种集成电路系统，包括：3D集 成电路结构；以及电源，能够操作以连接到所述3D集成电路结构，其 中，所述3D集成电路结构包括：第一管芯层，所述第一管芯层包括：第 一多个第一器件；以及第一多个竖直互连结构(VIS)，形成在所述第一 管芯层中并且以第一网格布局布置；第二管芯层，在竖直方向上设置在所 述第一管芯层之上，所述第二管芯层包括：第二多个第二器件；以及第二 多个VIS，形成在所述第二管芯层中并且以第二网格布局中布置，其中： 所述第一网格布局中的所述第一多个VIS的布置不同于所述第二网格布局 中的所述第二多个VIS的布置；并且所述第一多个VIS的第一密度不同于 所述第二多个VIS的第二密度。

根据本公开的又一实施例，提供了一种用于制造3D集成电路结构的 方法，所述方法包括：对第一管芯层进行处理，以在所述第一管芯层上产 生器件和第一多个竖直互连结构(VIS)，所述第一多个VIS以第一网格 布局布置；对所述第一管芯层之上的中间导电层进行处理，以产生信号 线；对第二管芯层进行处理，以在所述第二管芯层上产生多个器件和第二 多个VIS，所述第二多个VIS以第二网格布局布置；以及将所述第二管芯 层附接到所述第一管芯层，其中：所述第一网格布局中的所述第一多个 VIS的布置不同于所述第二网格布局中的所述第二多个VIS的布置；并且 所述信号线将所述第一多个VIS中的相应VIS电连接到所述第二多个VIS 中的相应VIS。

附图说明

在结合附图阅读时，通过下面的具体描述来最佳地理解本公开的各方 面。应当注意，根据该行业的标准惯例，各种特征不是按比例绘制的。事 实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1示出了根据一些实施例的3D IC封装；

图2示出了根据一些实施例的第一示例3D IC结构；

图3示出了根据一些实施例的3D IC中的不同管芯层上的竖直互连结 构之间的连接；

图4示出了根据一些实施例的竖直互连结构单元的布局的第一示例；

图5示出了根据一些实施例的竖直互连结构单元的布局的第二示例；

图6示出了根据一些实施例的管芯层的第一示例的框图；

图7示出了根据一些实施例的管芯层的第二示例的框图；

图8示出了根据一些实施例的3D IC结构的第二示例；