[发明专利]一种使用交替边沿的波特率鉴相器电路在审
申请号: | 202210128937.1 | 申请日: | 2022-02-11 |
公开(公告)号: | CN114710152A | 公开(公告)日: | 2022-07-05 |
发明(设计)人: | 盖伟新;叶秉奕 | 申请(专利权)人: | 北京大学 |
主分类号: | H03L7/085 | 分类号: | H03L7/085;H03L7/091;H03M1/12;H04L1/00 |
代理公司: | 北京君尚知识产权代理有限公司 11200 | 代理人: | 邱晓锋 |
地址: | 100871 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 使用 交替 边沿 波特率 鉴相器 电路 | ||
1.一种使用交替边沿的波特率鉴相器电路,其特征在于,包括第一误差比较器、第二误差比较器、第一误差采样器、第二误差采样器、第一数据采样器、第二数据采样器、第一输入缓冲器、第二输入缓冲器以及采样相位判断逻辑;时钟CKA和CKB的频率为输入数据波特率的一半,相位差为180°;第一输入缓冲器接收输入信号DIN,输出第一缓冲输入数据;第二输入缓冲器接收输入信号DIN,输出第二缓冲输入数据;第一误差比较器的正输入端为负参考幅度VREF-,负输入端为第一缓冲输入数据,输出端连接到第一误差采样器;第一误差采样器由时钟CKA控制,输出为第一误差信号EA;第二误差比较器的正输入端为第二缓冲输入数据,负输入端为正参考幅度VREF+,输出端连接到第二误差采样器;第二误差采样器由时钟CKB控制,输出为第二误差信号EB;第一数据采样器的输入为第一缓冲输入数据,由时钟CKA控制,其输出为第一判决数据DA;第二数据采样器的输入为第二缓冲输入数据,由时钟CKB控制,其输出为第二判决数据DB;采样相位判断逻辑的输入信号包括第一误差信号EA、第二误差信号EB、第一判决数据DA及第二判决数据DB,输出信号包括相位过早信号和相位过晚信号。
2.根据权利要求1所述的使用交替边沿的波特率鉴相器电路,其特征在于,在CKA时刻的误差信号仅有输入数据与负参考幅度比较的结果,在CKB时刻仅有输入数据与正参考幅度比较的结果,在CKB上升沿时只有(DA,DB)为(-1,+1)的数据上升沿对相位判断逻辑有意义,在CKA上升沿时只有(DB,DA)为(+1,-1)的数据下降沿对相位判断逻辑有意义;相位判断逻辑根据真值表,得到采样相位是过早还是过晚的信息。
3.根据权利要求2所述的使用交替边沿的波特率鉴相器电路,其特征在于,在CKB上升沿后,当(DA、DB、EA、EB)=(-1,+1,-1,+1)时,判断采样相位过晚,需要提前相位;当(DA、DB、EA、EB)=(-1,+1,+1,-1)时,判断采样相位过早,需要推迟相位;(DA、DB、EA、EB)为其它情况时,认为需要保持当前采样相位不变。
4.根据权利要求2所述的使用交替边沿的波特率鉴相器电路,其特征在于,在CKA上升沿后,当(DA、DB、EA、EB)=(-1,+1,+1,-1)时,判断采样相位过晚,需要提前相位;当(DA、DB、EA、EB)=(-1,+1,-1,+1)时,判断采样相位过早,需要推迟相位;当(DA、DB、EA、EB)为其它情况时,认为需要保持当前采样相位不变。
5.根据权利要求1所述的使用交替边沿的波特率鉴相器电路,其特征在于,在每一个符号时间UI内,只有一个误差采样器和一个数据采样器进行采样,从而降低功耗。
6.一种使用交替边沿的四路交织波特率鉴相器电路,其特征在于,包括第一误差比较器、第二误差比较器、第三误差比较器、第四误差比较器,第一误差采样器、第二误差采样器、第三误差采样器、第四误差采样器,第一数据采样器、第二数据采样器、第三数据采样器、第四数据采样器以及采样相位判断逻辑;第一至第四时钟CK1、CK2、CK3、CK4的频率为输入数据波特率的四分之一,相位差为90°;第一误差比较器的正向输入为负参考幅度VREF-,负向输入为第一输入数据DIN1,输出连接至第一误差采样器;第二误差比较器的正向输入为第二输入数据DIN2,负向输入为正参考幅度VREF+,输出连接至第二误差采样器;第三误差比较器的正向输入为负参考幅度VREF-,负向输入为第三输入数据DIN3,输出连接至第三误差采样器;第四误差比较器的正向输入为第四输入数据DIN4,负向输入为正参考幅度VREF+,输出连接至第四误差采样器;第一至第四误差采样器、分别由第一至第四时钟CK1、CK2、CK3、CK4控制,在时钟上升沿输出第一至第四误差信号E1、E2、E3、E4;第一至第四数据采样器的输入分别为第一至第四输入数据DIN1、DIN2、DIN3、DIN4,并分别由第一至第四时钟CK1、CK2、CK3、CK4控制,在时钟上升沿输出第一至第四判决数据D1、D2、D3、D4;采样相位判断逻辑的输入信号包括第一至第四误差信号E1、E2、E3、E4,第一至第四判决数据D1、D2、D3、D4,输出信号包括相位过早信号和相位过晚信号。
7.根据权利要求6所述的使用交替边沿的四路交织波特率鉴相器电路,其特征在于,在CK1、CK2、CK3、CK4上升沿后,分别检测数据边沿(D4、D1)=(+1,-1)、(D1、D2)=(-1,+1)、(D2、D3)=(+1,-1)、(D3、D4)=(-1,+1)的情况,包括:
在CK1上升沿后,当(D4、D1、E4、E1)=(+1,-1,+1,-1)时,判断采样相位过晚,需要提前相位;当(D4、D1、E4、E1)=(+1,-1,-1,+1)时,判断采样相位过早,需要推迟相位;(D4、D1、E4、E1)为其它情况时认为需要保持当前采样相位不变;
在CK2上升沿后,当(D1、D2、E1、E2)=(-1,+1,+1,-1)时,判断采样相位过晚,需要提前相位;当(D1、D2、E1、E2)=(-1,+1,-1,+1)时,判断采样相位过早,需要推迟相位;(D1、D2、E1、E2)为其它情况时认为需要保持当前采样相位不变;
在CK3上升沿后,当(D2、D3、E2、E3)=(+1,-1,+1,-1)时,判断采样相位过晚,需要提前相位;当(D2、D3、E2、E3)=(+1,-1,-1,+1)时,判断采样相位过早,需要推迟相位;(D2、D3、E2、E3)为其它情况时认为需要保持当前采样相位不变;
在CK4上升沿后,当(D3、D4、E3、E4)=(-1,+1,+1,-1)时,判断采样相位过晚,需要提前相位;当(D3、D4、E3、E4)=(-1,+1,-1,+1)时,判断采样相位过早,需要推迟相位;(D3、D4、E3、E4)为其它情况时认为需要保持当前采样相位不变。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210128937.1/1.html,转载请声明来源钻瓜专利网。