[发明专利]一种半导体集成电路宽排引线框架

说明书

本发明公开了半导体引线框架技术领域，具体为一种半导体集成电路宽排引线框架，包括钢板和芯片，所述钢板的一端侧壁上分别固定连接有贴装芯片体和二焊点打线体，通过在贴装芯片体上端外侧设有弧形边一，贴装芯片体边缘呈弧形结构，可有效控制爬胶；电铸引线框架衍生于钢板，无任何连筋结构，刀具磨损小，可有效减少投入成本；电铸引线框架衍生于背面钢板设计，不会出现鼓包异常，从而塑封工序可彻底解决溢料问题；不存在胶体残留，减少了除胶、打磨作业带来的人工及生产成本投入；底材为金，金本身有着很强的抗氧化性，所以生产过程直接取消电镀工序，可彻底解决作业复杂性以及成本问题。

技术领域

本发明涉及半导体引线框架领域，具体涉及一种半导体集成电路宽排引线框架。

背景技术

引线框架作为一种半导体集成电路的芯片载体，是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用；绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料，在电子产品中有广泛的应用，引线框架采用冲压或者蚀刻成型，其中蚀刻引线框架多采用三氯化铁蚀刻液腐蚀成型；在制造引线框架的过程中会产生大量三氯化铁废液，废液的处理复杂而且成本很高；随着电子行业飞速发展，在目前引线框架精度要求高且国家对环保高度重视的形势下，寻求高效环保的新型引线框架已成为整个半导体制造业共同面临的问题，半导体行业飞速发展的5G信息时代，对于低功耗小封装高可靠性产品要求与日俱增，价格优势也将产能的需求推到了另一个高点，对于高产能低价格需求的半导体封装厂将会对框架的尺寸要求更宽更长，目前DFN产品普遍采用的是60-70的宽度尺寸，框架的尺寸加宽也是对封装工艺以及产品材料选材的巨大挑战。

现有技术存在以下不足：现有的半导体集成电路宽排引线框架的贴装芯片工序爬胶不好控制；引线键合工序打线空间小，作业难；封装后成品颗粒切割工序刀具磨损大，投入成本增加；单片框架排布产品数量少，单位面积产量低；黄膜胶带鼓包导致塑封工序溢料的产生；黄膜胶带胶体残留，增设除胶、打磨作业带来的人工及生产成本的增加；电镀锡工序带来的生产复杂性，设备、人工及生产成本的增加。

因此，发明一种半导体集成电路宽排引线框架很有必要。

发明内容

为此，本发明提供一种半导体集成电路宽排引线框架，通过将贴装芯片部件和二焊点打线部件设计成蘑菇头状，且采用金、镍、银三种基材逐层电镀的设计，电铸引线框架衍生于背面钢板，切割道预留0.1毫米用于走刀，以解决便于爬胶、引线键作业难度小，人工及生产成本的增加的问题。

为了实现上述目的，本发明提供如下技术方案：一种半导体集成电路宽排引线框架，包括钢板和芯片，所述钢板的一端侧壁上分别固定连接有贴装芯片体和二焊点打线体，所述钢板的另一端侧壁上衍生有若干个电铸引线框架，若干个所述电铸引线框架与钢板无任何连筋结构，所述芯片位于贴装芯片体上端。

优选的，若干个所述电铸引线框架均匀排布在钢板侧壁上，相邻两个所述电铸引线框架之间设有切割刀走道，所述切割刀走道的宽度为0.1mm。

优选的，所述贴装芯片体的形状为凸台状，所述贴装芯片体顶端外侧的侧壁上开设有弧形边一。

优选的，所述贴装芯片体从下往上依次设有电镀层一、电镀层二和电镀层三。

优选的，所述二焊点打线体的形状为凸台状，所述二焊点打线体顶端外侧的侧壁上开设有弧形边二。

优选的，所述二焊点打线体从下往上依次设有电镀层四、电镀层五和电镀层六。

优选的，所述贴装芯片体顶端固定粘结有胶层，所述芯片通过胶层固定粘接在贴装芯片体顶端。

本发明的有益效果是：

1.通过在贴装芯片体上端外侧设有弧形边一，贴装芯片体边缘呈弧形结构，可有效控制爬胶；