[发明专利]一种基于空间耦合低密度生成矩阵码的编译码系统

说明书

本发明公开了一种基于空间耦合低密度生成矩阵码的编译码系统，在整个系统输入端的输入信息一帧为5120bits，其中只有1024bits的vsubgt;2/subgt;进入SC‑LDGM编码器，另外4096bits平均分为两路序列vsubgt;0/subgt;与vsubgt;1/subgt;，与编码后的2048bits信息csubgt;2/subgt;构成2048个星座点参与调制、传输，生成的软信息进入SC‑LDGM译码器进行迭代译码，根据完成后的1024bits译码结果进行再编码，然后硬判得到未参与编码的4096bits判决结果。该本发明的系统采用以参与SC‑LDGM编译码的比特来判决未编码比特的方案，在可接受的误码率范围，能同时降低硬件资源消耗和实现高通量传输，可广泛应用于信道编译码领域中。

技术领域

本发明涉及电子信息、数字信号处理与信道编译码领域，尤其涉及一种基于空间耦合低密度生成矩阵码的编译码系统。

背景技术

近年诞生并不断发展的5G技术能够广泛使用高频谱资源，大幅度提高系统性能的同时还可降低能源消耗，而这要求光通信网络具有极高的信息传输速率、极低的延迟、极大的通信系统带宽。

信道编译码技术是光通信系统核心所在，因此光通信系统在5G时代的跨越式发展，迫切需要具有精巧算法设计、高效硬件架构特征的编译码技术支撑。然而现在的码字编码存有效率低、传输码长小、纠错性能差等问题。

发明内容

为至少一定程度上解决现有技术中存在的技术问题之一，本发明的目的在于提供一种基于空间耦合低密度生成矩阵码的编译码系统。

本发明所采用的技术方案是：

一种基于空间耦合低密度生成矩阵码的编译码系统，包括SC-LDGM编码器、调制传输AWGN信道以及SC-LDGM译码器；

所述编译码系统的输入信息为5120bits的信息序列，5120bits输入信息中，分成1024组5bits，每5bits只取最后1bits构成1024bits的序列v₂进入SC-LDGM编码器进行编码，获得编码后的2048bits信息序列c₂；每5bits中的最高2bits参与构成2048bits的序列v₀；剩下的2bits参与构成同2048bits的序列v₁；

所述序列v₀与v₁与序列c₂输入调制传输AWGN信道，输出序列c₀、c₁和LLR软信息；

LLR软信息进入SC-LDGM译码器进行15次迭代译码，获得1024bits的译码结果对序列进行编码获得序列根据序列c₀、c₁以及序列获得硬判决结果和将和合并后输出。

进一步地，所述SC-LDGM编码的架构是一个七级流水线；

电路启动前，各级流水寄存器中数值皆被复位值0；在rst信号变低，en信号变高后，编码电路开启；在系统时钟上升沿时，第一级流水接收输入信息序列u(t)，后面的每一级寄存器都得到前一级寄存器的旧值；因此，第x级寄存器里面的数据是往前第x个时刻接收的输入信息序列u(t-x)。

进一步地，所述SC-LDGM编码中存在8个不同的1024×1024的交织矩阵P0-P7；这些交织矩阵的度为1，其中每个交织矩阵都是由4个256×256的循环置换矩阵和12个同尺寸的零矩阵构成的，其中各循环置换矩阵的偏移不同；

输入信息序列u(t)连接P0矩阵生成子校验信息p(t-0)，由于P0矩阵度为1，所以p(t-0)和u(t)的赋值映射是很简单的一一对应关系；流水线中第x个寄存器的输出端会连接交织矩阵Px，同上述过程生成子校验信息p(t-x)。